TB-6569 Front Panel and Connectors
- Updated2023-02-20
- 14 minute(s) read
TB-6569 Front Panel and Connectors
The following figure shows the pin distribution of the TB-6569.
The following tables show the pinout of the TB-6569 Mini-SAS HD connectors for each PXIe-6569 LVDS configuration variant.
Note For information on the PXIe-6569 signals, refer to
the module documentation, available at ni.com/manuals.
| TB-6569 Port | TB-6569 Signal | TB-6569 Port Pin | PXIe-6569 Port Signal | FPGA Signal |
|---|---|---|---|---|
| Port 0 | TX2+ | P0_D7 | GND | — |
| TX2- | P0_D8 | |||
| TX0+ | P0_D4 | CLK IN+ | To clocking circuitry | |
| TX0- | P0_D5 | CLK IN- | ||
| TX1+ | P0_C4 | DO 16+ | aDiffGpio_p(32) | |
| TX1- | P0_C5 | DO 16- | aDiffGpio_n(32) | |
| TX3+ | P0_C7 | CLK OUT+ | From clocking circuitry | |
| TX3- | P0_C8 | CLK OUT- | ||
| RX2+ | P0_B7 | No connect | — | |
| RX2- | P0_B8 | |||
| RX0+ | P0_B4 | PFI 1+ | aDiffGpio_p(52) | |
| RX0- | P0_B5 | PFI 1- | aDiffGpio_n(52) | |
| RX1+ | P0_A4 | DI 16+ | aDiffGpio_p(59) | |
| RX1- | P0_A5 | DI 16- | aDiffGpio_n(59) | |
| RX3+ | P0_A7 | PFI 0+ | aDiffGpio_p(55) | |
| RX3- | P0_A8 | PFI 0- | aDiffGpio_n(55) | |
| GND | P0_A3, P0_A6, P0_A9, P0_B3, P0_B6, P0_B9, P0_C3, P0_C6, P0_C9, P0_D3, P0_D6, P0_D9, Shield | GND | — | |
| NC* | P0_A1, P0_A2, P0_B1, P0_B2, P0_C1, P0_C2, P0_D1, P0_D2 | RSVD† | — | |
| Port 1 | TX2+ | P1_D7 | SE 6 | aSeGpio(13) |
| TX2- | P1_D8 | SE_6_GND | — | |
| TX0+ | P1_D4 | SE 0 | aSeGpio(1) | |
| TX0- | P1_D5 | SE_0_GND | — | |
| TX1+ | P1_C4 | SE 2 | aSeGpio(5) | |
| TX1- | P1_C5 | SE_2_GND | — | |
| TX3+ | P1_C7 | SE_4 | aSeGpio(9) | |
| TX3- | P1_C8 | SE 4_GND | — | |
| RX2+ | P1_B7 | SE 5 | aSeGpio(11) | |
| RX2- | P1_B8 | SE_5_GND | — | |
| RX0+ | P1_B4 | SE 3 | aSeGpio(7) | |
| RX0- | P1_B5 | SE_3_GND | — | |
| RX1+ | P1_A4 | SE 1 | aSeGpio(3) | |
| RX1- | P1_A5 | SE_1_GND | — | |
| RX3+ | P1_A7 | SE 7 | aSeGpio(15) | |
| RX3- | P1_A8 | SE_7_GND | — | |
| GND | P1_A3, P1_A6, P1_A9, P1_B3, P1_B6, P1_B9, P1_C3, P1_C6, P1_C9, P1_D3, P1_D6, P1_D9, Shield | GND | — | |
| NC* | P1_A1, P1_A2, P1_B1, P1_B2, P1_C1, P1_C2, P1_D1, P1_D2 | RSVD† | — | |
| Port 2 | TX2+ | P2_D7 | DO 11+ | aDiffGpio_p(26) |
| TX2- | P2_D8 | DO 11- | aDiffGpio_n(26) | |
| TX0+ | P2_D4 | DO 10+ | aDiffGpio_p(22) | |
| TX0- | P2_D5 | DO 10- | aDiffGpio_n(22) | |
| TX1+ | P2_C4 | DO 0+ | aDiffGpio_p(28) | |
| TX1- | P2_C5 | DO 0- | aDiffGpio_n(28) | |
| TX3+ | P2_C7 | DO 12+ | aDiffGpio_p(24) | |
| TX3- | P2_C8 | DO 12- | aDiffGpio_n(24) | |
| RX2+ | P2_B7 | DI 11+ | aDiffGpio_p(50) | |
| RX2- | P2_B8 | DI 11- | aDiffGpio_n(50) | |
| RX0+ | P2_B4 | DI 10+ | aDiffGpio_p(58) | |
| RX0- | P2_B5 | DI 10- | aDiffGpio_n(58) | |
| RX1+ | P2_A4 | DI 0+ | aDiffGpio_p(46) | |
| RX1- | P2_A5 | DI 0- | aDiffGpio_n(46) | |
| RX3+ | P2_A7 | DI 12+ | aDiffGpio_p(49) | |
| RX3- | P2_A8 | DI 12- | aDiffGpio_n(49) | |
| GND | P2_A3, P2_A6, P2_A9, P2_B3, P2_B6, P2_B9, P2_C3, P2_C6, P2_C9, P2_D3, P2_D6, P2_D9, Shield | GND | — | |
| NC* | P2_A1, P2_A2, P2_B1, P2_B2, P2_C1, P2_C2, P2_D1, P2_D2 | RSVD† | — | |
| Port 3 | TX2+ | P3_D7 | DO 19+ | aDiffGpio_p(45) |
| TX2- | P3_D8 | DO 19- | aDiffGpio_n(45) | |
| TX0+ | P3_D4 | DO 9+ | aDiffGpio_p(43) | |
| TX0- | P3_D5 | DO 9- | aDiffGpio_n(43) | |
| TX1+ | P3_C4 | DO 8+ | aDiffGpio_p(30) | |
| TX1- | P3_C5 | DO 8- | aDiffGpio_n(30) | |
| TX3+ | P3_C7 | DO 18+ | aDiffGpio_p(36) | |
| TX3- | P3_C8 | DO 18- | aDiffGpio_n(36) | |
| RX2+ | P3_B7 | DI 18+ | aDiffGpio_p(60) | |
| RX2- | P3_B8 | DI 18- | aDiffGpio_n(60) | |
| RX0+ | P3_B4 | DI 8+ | aDiffGpio_p(64) | |
| RX0- | P3_B5 | DI 8- | aDiffGpio_n(64) | |
| RX1+ | P3_A4 | DI 9+ | aDiffGpio_p(66) | |
| RX1- | P3_A5 | DI 9- | aDiffGpio_n(66) | |
| RX3+ | P3_A7 | DI 19+ | aDiffGpio_p(62) | |
| RX3- | P3_A8 | DI 19- | aDiffGpio_n(62) | |
| GND | P3_A3, P3_A6, P3_A9, P3_B3, P3_B6, P3_B9, P3_C3, P3_C6, P3_C9, P3_D3, P3_D6, P3_D9, Shield | GND | — | |
| NC* | P3_A1, P3_A2, P3_B1, P3_B2, P3_C1, P3_C2, P3_D1, P3_D2 | RSVD† | — | |
| Port 4 | TX2+ | P4_D7 | DO 13+ | aDiffGpio_p(25) |
| TX2- | P4_D8 | DO 13- | aDiffGpio_n(25) | |
| TX0+ | P4_D4 | DO 2+ | aDiffGpio_p(29) | |
| TX0- | P4_D5 | DO 2- | aDiffGpio_n(29) | |
| TX1+ | P4_C4 | DO 14+ | aDiffGpio_p(27) | |
| TX1- | P4_C5 | DO 14- | aDiffGpio_n(27) | |
| TX3+ | P4_C7 | DO 1+ | aDiffGpio_p(23) | |
| TX3- | P4_C8 | DO 1- | aDiffGpio_n(23) | |
| RX2+ | P4_B7 | DI 13+ | aDiffGpio_p(53) | |
| RX2- | P4_B8 | DI 13- | aDiffGpio_n(53) | |
| RX0+ | P4_B4 | DI 2+ | aDiffGpio_p(47) | |
| RX0- | P4_B5 | DI 2- | aDiffGpio_n(47) | |
| RX1+ | P4_A4 | DI 14+ | aDiffGpio_p(67) | |
| RX1- | P4_A5 | DI 14- | aDiffGpio_n(67) | |
| RX3+ | P4_A7 | DI 1+ | aDiffGpio_p(48) | |
| RX3- | P4_A8 | DI 1- | aDiffGpio_n(48) | |
| GND | P4_A3, P4_A6, P4_A9, P4_B3, P4_B6, P4_B9, P4_C3, P4_C6, P4_C9, P4_D3, P4_D6, P4_D9, Shield | GND | — | |
| NC* | P5_A1, P5_A2, P5_B1, P5_B2, P5_C1, P5_C2, P5_D1, P5_D2 | RSVD† | — | |
| Port 5 | TX2+ | P5_D7 | RSVD† | — |
| TX2- | P5_D8 | RSVD† | — | |
| TX0+ | P5_D4 | DO 4+ | aDiffGpio_p(41) | |
| TX0- | P5_D5 | DO 4- | aDiffGpio_n(41) | |
| TX1+ | P5_C4 | DO 3+ | aDiffGpio_p(33) | |
| TX1- | P5_C5 | DO 3- | aDiffGpio_n(33) | |
| TX3+ | P5_C7 | DO 15+ | aDiffGpio_p(31) | |
| TX3- | P5_C8 | DO 15- | aDiffGpio_n(31) | |
| RX2+ | P5_B7 | DI 15+ | aDiffGpio_p(65) | |
| RX2- | P5_B8 | DI 15- | aDiffGpio_n(65) | |
| RX0+ | P5_B4 | DI 3+ | aDiffGpio_p(51) | |
| RX0- | P5_B5 | DI 3- | aDiffGpio_n(51) | |
| RX1+ | P5_A4 | DI 4+ | aDiffGpio_p(69) | |
| RX1- | P5_A5 | DI 4- | aDiffGpio_n(69) | |
| RX3+ | P5_A7 | RSVD† | — | |
| RX3- | P5_A8 | RSVD† | — | |
| GND | P5_A3, P5_A6, P5_A9, P5_B3, P5_B6, P5_B9, P5_C3, P5_C6, P5_C9, P5_D3, P5_D6, P5_D9, Shield | GND | — | |
| NC* | P5_A1, P5_A2, P5_B1, P5_B2, P5_C1, P5_C2, P5_D1, P5_D2 | RSVD† | — | |
| Port 6 | TX2+ | P6_D7 | DO 6+ | aDiffGpio_p(34) |
| TX2- | P6_D8 | DO 6- | aDiffGpio_n(34) | |
| TX0+ | P6_D4 | DO 17+ | aDiffGpio_p(40) | |
| TX0- | P6_D5 | DO 17- | aDiffGpio_n(40) | |
| TX1+ | P6_C4 | DO 7+ | aDiffGpio_p(42) | |
| TX1- | P6_C5 | DO 7- | aDiffGpio_n(42) | |
| TX3+ | P6_C7 | DO 5+ | aDiffGpio_p(38) | |
| TX3- | P6_C8 | DO 5- | aDiffGpio_n(38) | |
| RX2+ | P6_B7 | DI 6+ | aDiffGpio_p(56) | |
| RX2- | P6_B8 | DI 6- | aDiffGpio_n(56) | |
| RX0+ | P6_B4 | DI 17+ | aDiffGpio_p(57) | |
| RX0- | P6_B5 | DI 17- | aDiffGpio_n(57) | |
| RX1+ | P6_A4 | DI 7+ | aDiffGpio_p(61) | |
| RX1- | P6_A5 | DI 7- | aDiffGpio_n(61) | |
| RX3+ | P6_A7 | DI 5+ | aDiffGpio_p(63) | |
| RX3- | P6_A8 | DI 5- | aDiffGpio_n(63) | |
| GND | P6_A3, P6_A6, P6_A9, P6_B3, P6_B6, P6_B9, P6_C3, P6_C6, P6_C9, P6_D3, P6_D6, P6_D9, Shield | GND | — | |
| NC* | P6_A1, P6_A2, P6_B1, P6_B2, P6_C1, P6_C2, P6_D1, P6_D2 | RSVD† | — | |
| Port 7 | TX2+ | P7_D7 | DO 20+ | aDiffGpio_p(39) |
| TX2- | P7_D8 | DO 20- | aDiffGpio_n(39) | |
| TX0+ | P7_D4 | DO 26+ | aDiffGpio_p(14) | |
| TX0- | P7_D5 | DO 26- | aDiffGpio_n(14) | |
| TX1+ | P7_C4 | DO 25+ | aDiffGpio_p(16) | |
| TX1- | P7_C5 | DO 25- | aDiffGpio_n(16) | |
| TX3+ | P7_C7 | DO 27+ | aDiffGpio_p(19) | |
| TX3- | P7_C8 | DO 27- | aDiffGpio_n(19) | |
| RX2+ | P7_B7 | DI 27+ | aDiffGpio_p(2) | |
| RX2- | P7_B8 | DI 27- | aDiffGpio_n(2) | |
| RX0+ | P7_B4 | DI 25+ | aDiffGpio_p(9) | |
| RX0- | P7_B5 | DI 25- | aDiffGpio_n(9) | |
| RX1+ | P7_A4 | DI 26+ | aDiffGpio_p(7) | |
| RX1- | P7_A5 | DI 26- | aDiffGpio_n(7) | |
| RX3+ | P7_A7 | DI 20+ | aDiffGpio_p(68) | |
| RX3- | P7_A8 | DI 20- | aDiffGpio_n(68) | |
| GND | P7_A3, P7_A6, P7_A9, P7_B3, P7_B6, P7_B9, P7_C3, P7_C6, P7_C9, P7_D3, P7_D6, P7_D9, Shield | GND | — | |
| NC* | P7_A1, P7_A2, P7_B1, P7_B2, P7_C1, P7_C2, P7_D1, P7_D2 | RSVD† | — | |
| Port 8 | TX2+ | P8_D7 | DO 23+ | aDiffGpio_p(12) |
| TX2- | P8_D8 | DO 23- | aDiffGpio_n(12) | |
| TX0+ | P8_D4 | DO 22+ | aDiffGpio_p(8) | |
| TX0- | P8_D5 | DO 22- | aDiffGpio_n(8) | |
| TX1+ | P8_C4 | DO 21+ | aDiffGpio_p(4) | |
| TX1- | P8_C5 | DO 21- | aDiffGpio_n(4) | |
| TX3+ | P8_C7 | DO 24+ | aDiffGpio_p(11) | |
| TX3- | P8_C8 | DO 24- | aDiffGpio_n(11) | |
| RX2+ | P8_B7 | DI 23+ | aDiffGpio_p(3) | |
| RX2- | P8_B8 | DI 23- | aDiffGpio_n(3) | |
| RX0+ | P8_B4 | DI 22+ | aDiffGpio_p(1) | |
| RX0- | P8_B5 | DI 22- | aDiffGpio_n(1) | |
| RX1+ | P8_A4 | DI 21+ | aDiffGpio_p(0) | |
| RX1- | P8_A5 | DI 21- | aDiffGpio_n(0) | |
| RX3+ | P8_A7 | DI 24+ | aDiffGpio_p(5) | |
| RX3- | P8_A8 | DI 24- | aDiffGpio_n(5) | |
| GND | P8_A3, P8_A6, P8_A9, P8_B3, P8_B6, P8_B9, P8_C3, P8_C6, P8_C9, P8_D3, P8_D6, P8_D9, Shield | GND | — | |
| NC* | P8_A1, P8_A2, P8_B1, P8_B2, P8_C1, P8_C2, P8_D1, P8_D2 | RSVD† | — | |
| Port 9 | TX2+ | P9_D7 | DO 30+ | aDiffGpio_p(20) |
| TX2- | P9_D8 | DO 30- | aDiffGpio_n(20) | |
| TX0+ | P9_D4 | DO 28+ | aDiffGpio_p(17) | |
| TX0- | P9_D5 | DO 28- | aDiffGpio_n(17) | |
| TX1+ | P9_C4 | DO 29+ | aDiffGpio_p(21) | |
| TX1- | P9_C5 | DO 29- | aDiffGpio_n(21) | |
| TX3+ | P9_C7 | DO 31+ | aDiffGpio_p(18) | |
| TX3- | P9_C8 | DO 31- | aDiffGpio_n(18) | |
| RX2+ | P9_B7 | DI 31+ | aDiffGpio_p(6) | |
| RX2- | P9_B8 | DI 31- | aDiffGpio_n(6) | |
| RX0+ | P9_B4 | DI 29+ | aDiffGpio_p(15) | |
| RX0- | P9_B5 | DI 29- | aDiffGpio_n(15) | |
| RX1+ | P9_A4 | DI 28+ | aDiffGpio_p(10) | |
| RX1- | P9_A5 | DI 28- | aDiffGpio_n(10) | |
| RX3+ | P9_A7 | DI 30+ | aDiffGpio_p(13) | |
| RX3- | P9_A8 | DI 30- | aDiffGpio_n(13) | |
| GND | P9_A3, P9_A6, P9_A9, P9_B3, P9_B6, P9_B9, P9_C3, P9_C6, P9_C9, P9_D3, P9_D6, P9_D9, Shield | GND | — | |
| NC* | P9_A1, P9_A2, P9_B1, P9_B2, P9_C1, P9_C2, P9_D1, P9_D2 | RSVD† | — | |
|
* NC = No connect. Leave these terminals disconnected. † These pins are reserved and use of them is not supported by NI. Leave these terminals disconnected. |
||||
| TB-6569 Port | TB-6569 Signal | TB-6569 Port Pin | PXIe-6569 Port Signal | FPGA Signal |
|---|---|---|---|---|
| Port 0 | TX2+ | P0_D7 | GND | — |
| TX2- | P0_D8 | |||
| TX0+ | P0_D4 | CLK IN+ | To clocking circuitry | |
| TX0- | P0_D5 | CLK IN- | ||
| TX1+ | P0_C4 | DI 16+ | aDiffGpio_p(32) | |
| TX1- | P0_C5 | DI 16- | aDiffGpio_n(32) | |
| TX3+ | P0_C7 | CLK OUT+ | From clocking circuitry | |
| TX3- | P0_C8 | CLK OUT- | ||
| RX2+ | P0_B7 | No connect | — | |
| RX2- | P0_B8 | |||
| RX0+ | P0_B4 | PFI 1+ | aDiffGpio_p(52) | |
| RX0- | P0_B5 | PFI 1- | aDiffGpio_n(52) | |
| RX1+ | P0_A4 | DI 49+ | aDiffGpio_p(59) | |
| RX1- | P0_A5 | DI 49- | aDiffGpio_n(59) | |
| RX3+ | P0_A7 | PFI 0+ | aDiffGpio_p(55) | |
| RX3- | P0_A8 | PFI 0- | aDiffGpio_n(55) | |
| GND | P0_A3, P0_A6, P0_A9, P0_B3, P0_B6, P0_B9, P0_C3, P0_C6, P0_C9, P0_D3, P0_D6, P0_D9, Shield | GND | — | |
| NC* | P0_A1, P0_A2, P0_B1, P0_B2, P0_C1, P0_C2, P0_D1, P0_D2 | RSVD† | — | |
| Port 1 | TX2+ | P1_D7 | SE 6 | aSeGpio(13) |
| TX2- | P1_D8 | SE_6_GND | — | |
| TX0+ | P1_D4 | SE 0 | aSeGpio(1) | |
| TX0- | P1_D5 | SE_0_GND | — | |
| TX1+ | P1_C4 | SE 2 | aSeGpio(5) | |
| TX1- | P1_C5 | SE_2_GND | — | |
| TX3+ | P1_C7 | SE 4 | aSeGpio(9) | |
| TX3- | P1_C8 | SE_4_GND | — | |
| RX2+ | P1_B7 | SE 5 | aSeGpio(11) | |
| RX2- | P1_B8 | SE_5_GND | — | |
| RX0+ | P1_B4 | SE 3 | aSeGpio(7) | |
| RX0- | P1_B5 | SE_3_GND | — | |
| RX1+ | P1_A4 | SE 1 | aSeGpio(3) | |
| RX1- | P1_A5 | SE_1_GND | — | |
| RX3+ | P1_A7 | SE 7 | aSeGpio(15) | |
| RX3- | P1_A8 | SE_7_GND | — | |
| GND | P1_A3, P1_A6, P1_A9, P1_B3, P1_B6, P1_B9, P1_C3, P1_C6, P1_C9, P1_D3, P1_D6, P1_D9, Shield | GND | — | |
| NC* | P1_A1, P1_A2, P1_B1, P1_B2, P1_C1, P1_C2, P1_D1, P1_D2 | RSVD† | — | |
| Port 2 | TX2+ | P2_D7 | DI 11+ | aDiffGpio_p(26) |
| TX2- | P2_D8 | DI 11- | aDiffGpio_n(26) | |
| TX0+ | P2_D4 | DI 10+ | aDiffGpio_p(22) | |
| TX0- | P2_D5 | DI 10- | aDiffGpio_n(22) | |
| TX1+ | P2_C4 | DI 0+ | aDiffGpio_p(28) | |
| TX1- | P2_C5 | DI 0- | aDiffGpio_n(28) | |
| TX3+ | P2_C7 | DI 12+ | aDiffGpio_p(24) | |
| TX3- | P2_C8 | DI 12- | aDiffGpio_n(24) | |
| RX2+ | P2_B7 | DI 44+ | aDiffGpio_p(50) | |
| RX2- | P2_B8 | DI 44- | aDiffGpio_n(50) | |
| RX0+ | P2_B4 | DI 43 + | aDiffGpio_p(58) | |
| RX0- | P2_B5 | DI 43- | aDiffGpio_n(58) | |
| RX1+ | P2_A4 | DI 54+ | aDiffGpio_p(46) | |
| RX1- | P2_A5 | DI 54- | aDiffGpio_n(46) | |
| RX3+ | P2_A7 | DI 45+ | aDiffGpio_p(49) | |
| RX3- | P2_A8 | DI 45- | aDiffGpio_n(49) | |
| GND | P2_A3, P2_A6, P2_A9, P2_B3, P2_B6, P2_B9, P2_C3, P2_C6, P2_C9, P2_D3, P2_D6, P2_D9, Shield | GND | — | |
| NC* | P2_A1, P2_A2, P2_B1, P2_B2, P2_C1, P2_C2, P2_D1, P2_D2 | RSVD† | — | |
| Port 3 | TX2+ | P3_D7 | DI 19+ | aDiffGpio_p(45) |
| TX2- | P3_D8 | DI 19- | aDiffGpio_n(45) | |
| TX0+ | P3_D4 | DI 9+ | aDiffGpio_p(43) | |
| TX0- | P3_D5 | DI 9- | aDiffGpio_n(43) | |
| TX1+ | P3_C4 | DI 8+ | aDiffGpio_p(30) | |
| TX1- | P3_C5 | DI 8- | aDiffGpio_n(30) | |
| TX3+ | P3_C7 | DI 18+ | aDiffGpio_p(36) | |
| TX3- | P3_C8 | DI 18- | aDiffGpio_n(36) | |
| RX2+ | P3_B7 | DI 51+ | aDiffGpio_p(60) | |
| RX2- | P3_B8 | DI 51- | aDiffGpio_n(60) | |
| RX0+ | P3_B4 | DI 62+ | aDiffGpio_p(64) | |
| RX0- | P3_B5 | DI 62- | aDiffGpio_n(64) | |
| RX1+ | P3_A4 | DI 63+ | aDiffGpio_p(66) | |
| RX1- | P3_A5 | DI 63- | aDiffGpio_n(66) | |
| RX3+ | P3_A7 | DI 52+ | aDiffGpio_p(62) | |
| RX3- | P3_A8 | DI 52- | aDiffGpio_n(62) | |
| GND | P3_A3, P3_A6, P3_A9, P3_B3, P3_B6, P3_B9, P3_C3, P3_C6, P3_C9, P3_D3, P3_D6, P3_D9, Shield | GND | — | |
| NC* | P3_A1, P3_A2, P3_B1, P3_B2, P3_C1, P3_C2, P3_D1, P3_D2 | RSVD† | — | |
| Port 4 | TX2+ | P4_D7 | DI 13+ | aDiffGpio_p(25) |
| TX2- | P4_D8 | DI 13- | aDiffGpio_n(25) | |
| TX0+ | P4_D4 | DI 2+ | aDiffGpio_p(29) | |
| TX0- | P4_D5 | DI 2- | aDiffGpio_n(29) | |
| TX1+ | P4_C4 | DI 14+ | aDiffGpio_p(27) | |
| TX1- | P4_C5 | DI 14- | aDiffGpio_n(27) | |
| TX3+ | P4_C7 | DI 1+ | aDiffGpio_p(23) | |
| TX3- | P4_C8 | DI 1- | aDiffGpio_n(23) | |
| RX2+ | P4_B7 | DI 46+ | aDiffGpio_p(53) | |
| RX2- | P4_B8 | DI 46- | aDiffGpio_n(53) | |
| RX0+ | P4_B4 | DI 56+ | aDiffGpio_p(47) | |
| RX0- | P4_B5 | DI 56- | aDiffGpio_n(47) | |
| RX1+ | P4_A4 | DI 47+ | aDiffGpio_p(67) | |
| RX1- | P4_A5 | DI 47- | aDiffGpio_n(67) | |
| RX3+ | P4_A7 | DI 55+ | aDiffGpio_p(48) | |
| RX3- | P4_A8 | DI 55- | aDiffGpio_n(48) | |
| GND | P4_A3, P4_A6, P4_A9, P4_B3, P4_B6, P4_B9, P4_C3, P4_C6, P4_C9, P4_D3, P4_D6, P4_D9, Shield | GND | — | |
| NC* | P4_A1, P4_A2, P4_B1, P4_B2, P4_C1, P4_C2, P4_D1, P4_D2 | RSVD† | — | |
| Port 5 | TX2+ | P5_D7 | RSVD† | — |
| TX2- | P5_D8 | RSVD† | — | |
| TX0+ | P5_D4 | DI 4+ | aDiffGpio_p(41) | |
| TX0- | P5_D5 | DI 4- | aDiffGpio_n(41) | |
| TX1+ | P5_C4 | DI 3+ | aDiffGpio_p(33) | |
| TX1- | P5_C5 | DI 3- | aDiffGpio_n(33) | |
| TX3+ | P5_C7 | DI 15+ | aDiffGpio_p(31) | |
| TX3- | P5_C8 | DI 15- | aDiffGpio_n(31) | |
| RX2+ | P5_B7 | DI 48+ | aDiffGpio_p(65) | |
| RX2- | P5_B8 | DI 48- | aDiffGpio_n(65) | |
| RX0+ | P5_B4 | DI 57+ | aDiffGpio_p(51) | |
| RX0- | P5_B5 | DI 57- | aDiffGpio_n(51) | |
| RX1+ | P5_A4 | DI 58+ | aDiffGpio_p(69) | |
| RX1- | P5_A5 | DI 58- | aDiffGpio_n(69) | |
| RX3+ | P5_A7 | RSVD† | — | |
| RX3- | P5_A8 | RSVD† | — | |
| GND | P5_A3, P5_A6, P5_A9, P5_B3, P5_B6, P5_B9, P5_C3, P5_C6, P5_C9, P5_D3, P5_D6, P5_D9, Shield | GND | — | |
| NC* | P5_A1, P5_A2, P5_B1, P5_B2, P5_C1, P5_C2, P5_D1, P5_D2 | RSVD† | — | |
| Port 6 | TX2+ | P6_D7 | DI 6+ | aDiffGpio_p(34) |
| TX2- | P6_D8 | DI 6- | aDiffGpio_n(34) | |
| TX0+ | P6_D4 | DI 17+ | aDiffGpio_p(40) | |
| TX0- | P6_D5 | DI 17- | aDiffGpio_n(40) | |
| TX1+ | P6_C4 | DI 7+ | aDiffGpio_p(42) | |
| TX1- | P6_C5 | DI 7- | aDiffGpio_n(42) | |
| TX3+ | P6_C7 | DI 5+ | aDiffGpio_p(38) | |
| TX3- | P6_C8 | DI 5- | aDiffGpio_n(38) | |
| RX2+ | P6_B7 | DI 60+ | aDiffGpio_p(56) | |
| RX2- | P6_B8 | DI 60- | aDiffGpio_n(56) | |
| RX0+ | P6_B4 | DI 50+ | aDiffGpio_p(57) | |
| RX0- | P6_B5 | DI 50- | aDiffGpio_n(57) | |
| RX1+ | P6_A4 | DI 61+ | aDiffGpio_p(61) | |
| RX1- | P6_A5 | DI 61- | aDiffGpio_n(61) | |
| RX3+ | P6_A7 | DI 59+ | aDiffGpio_p(63) | |
| RX3- | P6_A8 | DI 59- | aDiffGpio_n(63) | |
| GND | P6_A3, P6_A6, P6_A9, P6_B3, P6_B6, P6_B9, P6_C3, P6_C6, P6_C9, P6_D3, P6_D6, P6_D9, Shield | GND | — | |
| NC* | P6_A1, P6_A2, P6_B1, P6_B2, P6_C1, P6_C2, P6_D1, P6_D2 | RSVD† | — | |
| Port 7 | TX2+ | P7_D7 | DI 20+ | aDiffGpio_p(39) |
| TX2- | P7_D8 | DI 20- | aDiffGpio_n(39) | |
| TX0+ | P7_D4 | DI 26+ | aDiffGpio_p(14) | |
| TX0- | P7_D5 | DI 26- | aDiffGpio_n(14) | |
| TX1+ | P7_C4 | DI 25+ | aDiffGpio_p(16) | |
| TX1- | P7_C5 | DI 25- | aDiffGpio_n(16) | |
| TX3+ | P7_C7 | DI 27+ | aDiffGpio_p(19) | |
| TX3- | P7_C8 | DI 27- | aDiffGpio_n(19) | |
| RX2+ | P7_B7 | DI 38+ | aDiffGpio_p(2) | |
| RX2- | P7_B8 | DI 38- | aDiffGpio_n(2) | |
| RX0+ | P7_B4 | DI 36+ | aDiffGpio_p(9) | |
| RX0- | P7_B5 | DI 36- | aDiffGpio_n(9) | |
| RX1+ | P7_A4 | DI 37+ | aDiffGpio_p(7) | |
| RX1- | P7_A5 | DI 37- | aDiffGpio_n(7) | |
| RX3+ | P7_A7 | DI 53+ | aDiffGpio_p(68) | |
| RX3- | P7_A8 | DI 53- | aDiffGpio_n(68) | |
| GND | P7_A3, P7_A6, P7_A9, P7_B3, P7_B6, P7_B9, P7_C3, P7_C6, P7_C9, P7_D3, P7_D6, P7_D9, Shield | GND | — | |
| NC* | P7_A1, P7_A2, P7_B1, P7_B2, P7_C1, P7_C2, P7_D1, P7_D2 | RSVD† | — | |
| Port 8 | TX2+ | P8_D7 | DI 23+ | aDiffGpio_p(12) |
| TX2- | P8_D8 | DI 23- | aDiffGpio_n(12) | |
| TX0+ | P8_D4 | DI 22+ | aDiffGpio_p(8) | |
| TX0- | P8_D5 | DI 22- | aDiffGpio_n(8) | |
| TX1+ | P8_C4 | DI 21+ | aDiffGpio_p(4) | |
| TX1- | P8_C5 | DI 21- | aDiffGpio_n(4) | |
| TX3+ | P8_C7 | DI 24+ | aDiffGpio_p(11) | |
| TX3- | P8_C8 | DI 24- | aDiffGpio_n(11) | |
| RX2+ | P8_B7 | DI 34+ | aDiffGpio_p(3) | |
| RX2- | P8_B8 | DI 34- | aDiffGpio_n(3) | |
| RX0+ | P8_B4 | DI 33+ | aDiffGpio_p(1) | |
| RX0- | P8_B5 | DI 33- | aDiffGpio_n(1) | |
| RX1+ | P8_A4 | DI 32+ | aDiffGpio_p(0) | |
| RX1- | P8_A5 | DI 32- | aDiffGpio_n(0) | |
| RX3+ | P8_A7 | DI 35+ | aDiffGpio_p(5) | |
| RX3- | P8_A8 | DI 35- | aDiffGpio_n(5) | |
| GND | P8_A3, P8_A6, P8_A9, P8_B3, P8_B6, P8_B9, P8_C3, P8_C6, P8_C9, P8_D3, P8_D6, P8_D9, Shield | GND | — | |
| NC* | P8_A1, P8_A2, P8_B1, P8_B2, P8_C1, P8_C2, P8_D1, P8_D2 | RSVD† | — | |
| Port 9 | TX2+ | P9_D7 | DI 30+ | aDiffGpio_p(20) |
| TX2- | P9_D8 | DI 30- | aDiffGpio_n(20) | |
| TX0+ | P9_D4 | DI 28+ | aDiffGpio_p(17) | |
| TX0- | P9_D5 | DI 28- | aDiffGpio_n(17) | |
| TX1+ | P9_C4 | DI 29+ | aDiffGpio_p(21) | |
| TX1- | P9_C5 | DI 29- | aDiffGpio_n(21) | |
| TX3+ | P9_C7 | DI 31+ | aDiffGpio_p(18) | |
| TX3- | P9_C8 | DI 31- | aDiffGpio_n(18) | |
| RX2+ | P9_B7 | DI 42+ | aDiffGpio_p(6) | |
| RX2- | P9_B8 | DI 42- | aDiffGpio_n(6) | |
| RX0+ | P9_B4 | DI 40+ | aDiffGpio_p(15) | |
| RX0- | P9_B5 | DI 40- | aDiffGpio_n(15) | |
| RX1+ | P9_A4 | DI 39+ | aDiffGpio_p(10) | |
| RX1- | P9_A5 | DI 39- | aDiffGpio_n(10) | |
| RX3+ | P9_A7 | DI 41+ | aDiffGpio_p(13) | |
| RX3- | P9_A8 | DI 41- | aDiffGpio_n(13) | |
| GND | P9_A3, P9_A6, P9_A9, P9_B3, P9_B6, P9_B9, P9_C3, P9_C6, P9_C9, P9_D3, P9_D6, P9_D9, Shield | GND | — | |
| NC* | P9_A1, P9_A2, P9_B1, P9_B2, P9_C1, P9_C2, P9_D1, P9_D2 | RSVD† | — | |
|
* NC = No connect. Leave these terminals disconnected. † These pins are reserved and use of them is not supported by NI. Leave these terminals disconnected. |
||||
| TB-6569 Port | TB-6569 Signal | TB-6569 Port Pin | PXIe-6569 Port Signal | FPGA Signal |
|---|---|---|---|---|
| Port 0 | TX2+ | P0_D7 | GND | — |
| TX2- | P0_D8 | |||
| TX0+ | P0_D4 | CLK IN+ | To clocking circuitry | |
| TX0- | P0_D5 | CLK IN- | ||
| TX1+ | P0_C4 | DO 16+ | aDiffGpio_p(32) | |
| TX1- | P0_C5 | DO 16- | aDiffGpio_n(32) | |
| TX3+ | P0_C7 | CLK OUT+ | From clocking circuitry | |
| TX3- | P0_C8 | CLK OUT- | ||
| RX2+ | P0_B7 | No connect | — | |
| RX2- | P0_B8 | |||
| RX0+ | P0_B4 | PFI 1+ | aDiffGpio_p(52) | |
| RX0- | P0_B5 | PFI 1- | aDiffGpio_n(52) | |
| RX1+ | P0_A4 | DO 49+ | aDiffGpio_p(59) | |
| RX1- | P0_A5 | DO 49- | aDiffGpio_n(59) | |
| RX3+ | P0_A7 | PFI 0+ | aDiffGpio_p(55) | |
| RX3- | P0_A8 | PFI 0- | aDiffGpio_n(55) | |
| GND | P0_A3, P0_A6, P0_A9, P0_B3, P0_B6, P0_B9, P0_C3, P0_C6, P0_C9, P0_D3, P0_D6, P0_D9, Shield | GND | — | |
| NC* | P0_A1, P0_A2, P0_B1, P0_B2, P0_C1, P0_C2, P0_D1, P0_D2 | RSVD† | — | |
| Port 1 | TX2+ | P1_D7 | SE 6 | aSeGpio(13) |
| TX2- | P1_D8 | SE_6_GND | — | |
| TX0+ | P1_D4 | SE 0 | aSeGpio(1) | |
| TX0- | P1_D5 | SE_0_GND | — | |
| TX1+ | P1_C4 | SE 2 | aSeGpio(5) | |
| TX1- | P1_C5 | SE_2_GND | — | |
| TX3+ | P1_C7 | SE_4 | aSeGpio(9) | |
| TX3- | P1_C8 | SE 4_GND | — | |
| RX2+ | P1_B7 | SE 5 | aSeGpio(11) | |
| RX2- | P1_B8 | SE_5_GND | — | |
| RX0+ | P1_B4 | SE 3 | aSeGpio(7) | |
| RX0- | P1_B5 | SE_3_GND | — | |
| RX1+ | P1_A4 | SE 1 | aSeGpio(3) | |
| RX1- | P1_A5 | SE_1_GND | — | |
| RX3+ | P1_A7 | SE 7 | aSeGpio(15) | |
| RX3- | P1_A8 | SE_7_GND | — | |
| GND | P1_A3, P1_A6, P1_A9, P1_B3, P1_B6, P1_B9, P1_C3, P1_C6, P1_C9, P1_D3, P1_D6, P1_D9, Shield | GND | — | |
| NC* | P1_A1, P1_A2, P1_B1, P1_B2, P1_C1, P1_C2, P1_D1, P1_D2 | RSVD† | — | |
| Port 2 | TX2+ | P2_D7 | DO 11+ | aDiffGpio_p(26) |
| TX2- | P2_D8 | DO 11- | aDiffGpio_n(26) | |
| TX0+ | P2_D4 | DO 10+ | aDiffGpio_p(22) | |
| TX0- | P2_D5 | DO 10- | aDiffGpio_n(22) | |
| TX1+ | P2_C4 | DO 0+ | aDiffGpio_p(28) | |
| TX1- | P2_C5 | DO 0- | aDiffGpio_n(28) | |
| TX3+ | P2_C7 | DO 12+ | aDiffGpio_p(24) | |
| TX3- | P2_C8 | DO 12- | aDiffGpio_n(24) | |
| RX2+ | P2_B7 | DO 44+ | aDiffGpio_p(50) | |
| RX2- | P2_B8 | DO 44- | aDiffGpio_n(50) | |
| RX0+ | P2_B4 | DO 43+ | aDiffGpio_p(58) | |
| RX0- | P2_B5 | DO 43- | aDiffGpio_n(58) | |
| RX1+ | P2_A4 | DO 54+ | aDiffGpio_p(46) | |
| RX1- | P2_A5 | DO 54- | aDiffGpio_n(46) | |
| RX3+ | P2_A7 | DO 45+ | aDiffGpio_p(49) | |
| RX3- | P2_A8 | DO 45- | aDiffGpio_n(49) | |
| GND | P2_A3, P2_A6, P2_A9, P2_B3, P2_B6, P2_B9, P2_C3, P2_C6, P2_C9, P2_D3, P2_D6, P2_D9, Shield | GND | — | |
| NC* | P2_A1, P2_A2, P2_B1, P2_B2, P2_C1, P2_C2, P2_D1, P2_D2 | RSVD† | — | |
| Port 3 | TX2+ | P3_D7 | DO 19+ | aDiffGpio_p(45) |
| TX2- | P3_D8 | DO 19- | aDiffGpio_n(45) | |
| TX0+ | P3_D4 | DO 9+ | aDiffGpio_p(43) | |
| TX0- | P3_D5 | DO 9- | aDiffGpio_n(43) | |
| TX1+ | P3_C4 | DO 8+ | aDiffGpio_p(30) | |
| TX1- | P3_C5 | DO 8- | aDiffGpio_n(30) | |
| TX3+ | P3_C7 | DO 18+ | aDiffGpio_p(36) | |
| TX3- | P3_C8 | DO 18- | aDiffGpio_n(36) | |
| RX2+ | P3_B7 | DO 51+ | aDiffGpio_p(60) | |
| RX2- | P3_B8 | DO 51- | aDiffGpio_n(60) | |
| RX0+ | P3_B4 | DO 62+ | aDiffGpio_p(64) | |
| RX0- | P3_B5 | DO 62- | aDiffGpio_n(64) | |
| RX1+ | P3_A4 | DO 63+ | aDiffGpio_p(66) | |
| RX1- | P3_A5 | DO 63- | aDiffGpio_n(66) | |
| RX3+ | P3_A7 | DO 52+ | aDiffGpio_p(62) | |
| RX3- | P3_A8 | DO 52- | aDiffGpio_n(62) | |
| GND | P3_A3, P3_A6, P3_A9, P3_B3, P3_B6, P3_B9, P3_C3, P3_C6, P3_C9, P3_D3, P3_D6, P3_D9, Shield | GND | — | |
| NC* | P3_A1, P3_A2, P3_B1, P3_B2, P3_C1, P3_C2, P3_D1, P3_D2 | RSVD† | — | |
| Port 4 | TX2+ | P4_D7 | DO 13+ | aDiffGpio_p(25) |
| TX2- | P4_D8 | DO 13- | aDiffGpio_n(25) | |
| TX0+ | P4_D4 | DO 2+ | aDiffGpio_p(29) | |
| TX0- | P4_D5 | DO 2- | aDiffGpio_n(29) | |
| TX1+ | P4_C4 | DO 14+ | aDiffGpio_p(27) | |
| TX1- | P4_C5 | DO 14- | aDiffGpio_n(27) | |
| TX3+ | P4_C7 | DO 1+ | aDiffGpio_p(23) | |
| TX3- | P4_C8 | DO 1- | aDiffGpio_n(23) | |
| RX2+ | P4_B7 | DO 46+ | aDiffGpio_p(53) | |
| RX2- | P4_B8 | DO 46- | aDiffGpio_n(53) | |
| RX0+ | P4_B4 | DO 56+ | aDiffGpio_p(47) | |
| RX0- | P4_B5 | DO 56- | aDiffGpio_n(47) | |
| RX1+ | P4_A4 | DO 47+ | aDiffGpio_p(67) | |
| RX1- | P4_A5 | DO 47- | aDiffGpio_n(67) | |
| RX3+ | P4_A7 | DO 55+ | aDiffGpio_p(48) | |
| RX3- | P4_A8 | DO 55- | aDiffGpio_n(48) | |
| GND | P4_A3, P4_A6, P4_A9, P4_B3, P4_B6, P4_B9, P4_C3, P4_C6, P4_C9, P4_D3, P4_D6, P4_D9, Shield | GND | — | |
| NC* | P4_A1, P4_A2, P4_B1, P4_B2, P4_C1, P4_C2, P4_D1, P4_D2 | RSVD† | — | |
| Port 5 | TX2+ | P5_D7 | RSVD† | — |
| TX2- | P5_D8 | RSVD† | — | |
| TX0+ | P5_D4 | DO 4+ | aDiffGpio_p(41) | |
| TX0- | P5_D5 | DO 4- | aDiffGpio_n(41) | |
| TX1+ | P5_C4 | DO 3+ | aDiffGpio_p(33) | |
| TX1- | P5_C5 | DO 3- | aDiffGpio_n(33) | |
| TX3+ | P5_C7 | DO 15+ | aDiffGpio_p(31) | |
| TX3- | P5_C8 | DO 15- | aDiffGpio_n(31) | |
| RX2+ | P5_B7 | DO 48+ | aDiffGpio_p(65) | |
| RX2- | P5_B8 | DO 48- | aDiffGpio_n(65) | |
| RX0+ | P5_B4 | DO 57+ | aDiffGpio_p(51) | |
| RX0- | P5_B5 | DO 57- | aDiffGpio_n(51) | |
| RX1+ | P5_A4 | DO 58+ | aDiffGpio_p(69) | |
| RX1- | P5_A5 | DO 58- | aDiffGpio_n(69) | |
| RX3+ | P5_A7 | RSVD† | — | |
| RX3- | P5_A8 | RSVD† | — | |
| GND | P5_A3, P5_A6, P5_A9, P5_B3, P5_B6, P5_B9, P5_C3, P5_C6, P5_C9, P5_D3, P5_D6, P5_D9, Shield | GND | — | |
| NC* | P5_A1, P5_A2, P5_B1, P5_B2, P5_C1, P5_C2, P5_D1, P5_D2 | RSVD† | — | |
| Port 6 | TX2+ | P6_D7 | DO 6+ | aDiffGpio_p(34) |
| TX2- | P6_D8 | DO 6- | aDiffGpio_n(34) | |
| TX0+ | P6_D4 | DO 17+ | aDiffGpio_p(40) | |
| TX0- | P6_D5 | DO 17- | aDiffGpio_n(40) | |
| TX1+ | P6_C4 | DO 7+ | aDiffGpio_p(42) | |
| TX1- | P6_C5 | DO 7- | aDiffGpio_n(42) | |
| TX3+ | P6_C7 | DO 5+ | aDiffGpio_p(38) | |
| TX3- | P6_C8 | DO 5- | aDiffGpio_n(38) | |
| RX2+ | P6_B7 | DO 60+ | aDiffGpio_p(56) | |
| RX2- | P6_B8 | DO 60- | aDiffGpio_n(56) | |
| RX0+ | P6_B4 | DO 50+ | aDiffGpio_p(57) | |
| RX0- | P6_B5 | DO 50- | aDiffGpio_n(57) | |
| RX1+ | P6_A4 | DO 61+ | aDiffGpio_p(61) | |
| RX1- | P6_A5 | DO 61- | aDiffGpio_n(61) | |
| RX3+ | P6_A7 | DO 59+ | aDiffGpio_p(63) | |
| RX3- | P6_A8 | DO 59- | aDiffGpio_n(63) | |
| GND | P6_A3, P6_A6, P6_A9, P6_B3, P6_B6, P6_B9, P6_C3, P6_C6, P6_C9, P6_D3, P6_D6, P6_D9, Shield | GND | — | |
| NC* | P6_A1, P6_A2, P6_B1, P6_B2, P6_C1, P6_C2, P6_D1, P6_D2 | RSVD† | — | |
| Port 7 | TX2+ | P7_D7 | DO 20+ | aDiffGpio_p(39) |
| TX2- | P7_D8 | DO 20- | aDiffGpio_n(39) | |
| TX0+ | P7_D4 | DO 26+ | aDiffGpio_p(14) | |
| TX0- | P7_D5 | DO 26- | aDiffGpio_n(14) | |
| TX1+ | P7_C4 | DO 25+ | aDiffGpio_p(16) | |
| TX1- | P7_C5 | DO 25- | aDiffGpio_n(16) | |
| TX3+ | P7_C7 | DO 27+ | aDiffGpio_p(19) | |
| TX3- | P7_C8 | DO 27- | aDiffGpio_n(19) | |
| RX2+ | P7_B7 | DO 38+ | aDiffGpio_p(2) | |
| RX2- | P7_B8 | D0 38- | aDiffGpio_n(2) | |
| RX0+ | P7_B4 | DO 36+ | aDiffGpio_p(9) | |
| RX0- | P7_B5 | DO 36- | aDiffGpio_n(9) | |
| RX1+ | P7_A4 | DO 37+ | aDiffGpio_p(7) | |
| RX1- | P7_A5 | DO 37- | aDiffGpio_n(7) | |
| RX3+ | P7_A7 | DO 53+ | aDiffGpio_p(68) | |
| RX3- | P7_A8 | DO 53- | aDiffGpio_n(68) | |
| GND | P7_A3, P7_A6, P7_A9, P7_B3, P7_B6, P7_B9, P7_C3, P7_C6, P7_C9, P7_D3, P7_D6, P7_D9, Shield | GND | — | |
| NC* | P8_A1, P8_A2, P8_B1, P8_B2, P8_C1, P8_C2, P8_D1, P8_D2 | RSVD† | — | |
| Port 8 | TX2+ | P8_D7 | DO 23+ | aDiffGpio_p(12) |
| TX2- | P8_D8 | DO 23- | aDiffGpio_n(12) | |
| TX0+ | P8_D4 | DO 22+ | aDiffGpio_p(8) | |
| TX0- | P8_D5 | DO 22- | aDiffGpio_n(8) | |
| TX1+ | P8_C4 | DO 21+ | aDiffGpio_p(4) | |
| TX1- | P8_C5 | DO 21- | aDiffGpio_n(4) | |
| TX3+ | P8_C7 | DO 24+ | aDiffGpio_p(11) | |
| TX3- | P8_C8 | DO 24- | aDiffGpio_n(11) | |
| RX2+ | P8_B7 | DO 34+ | aDiffGpio_p(3) | |
| RX2- | P8_B8 | DO 34- | aDiffGpio_n(3) | |
| RX0+ | P8_B4 | DO 33+ | aDiffGpio_p(1) | |
| RX0- | P8_B5 | DO 33- | aDiffGpio_n(1) | |
| RX1+ | P8_A4 | DO 32+ | aDiffGpio_p(0) | |
| RX1- | P8_A5 | DO 32- | aDiffGpio_n(0) | |
| RX3+ | P8_A7 | DO 35+ | aDiffGpio_p(5) | |
| RX3- | P8_A8 | DO 35- | aDiffGpio_n(5) | |
| GND | P8_A3, P8_A6, P8_A9, P8_B3, P8_B6, P8_B9, P8_C3, P8_C6, P8_C9, P8_D3, P8_D6, P8_D9, Shield | GND | — | |
| NC* | P8_A1, P8_A2, P8_B1, P8_B2, P8_C1, P8_C2, P8_D1, P8_D2 | RSVD† | — | |
| Port 9 | TX2+ | P9_D7 | DO 30+ | aDiffGpio_p(20) |
| TX2- | P9_D8 | DO 30- | aDiffGpio_n(20) | |
| TX0+ | P9_D4 | DO 28+ | aDiffGpio_p(17) | |
| TX0- | P9_D5 | DO 28- | aDiffGpio_n(17) | |
| TX1+ | P9_C4 | DO 29+ | aDiffGpio_p(21) | |
| TX1- | P9_C5 | DO 29- | aDiffGpio_n(21) | |
| TX3+ | P9_C7 | DO 31+ | aDiffGpio_p(18) | |
| TX3- | P9_C8 | DO 31- | aDiffGpio_n(18) | |
| RX2+ | P9_B7 | DO 42+ | aDiffGpio_p(6) | |
| RX2- | P9_B8 | DO 42- | aDiffGpio_n(6) | |
| RX0+ | P9_B4 | DO 40+ | aDiffGpio_p(15) | |
| RX0- | P9_B5 | DO 40- | aDiffGpio_n(15) | |
| RX1+ | P9_A4 | DO 39+ | aDiffGpio_p(10) | |
| RX1- | P9_A5 | DO 39- | aDiffGpio_n(10) | |
| RX3+ | P9_A7 | DO 41+ | aDiffGpio_p(13) | |
| RX3- | P9_A8 | DO 41- | aDiffGpio_n(13) | |
| GND | P9_A3, P9_A6, P9_A9, P9_B3, P9_B6, P9_B9, P9_C3, P9_C6, P9_C9, P9_D3, P9_D6, P9_D9, Shield | GND | — | |
| NC* | P9_A1, P9_A2, P9_B1, P9_B2, P9_C1, P9_C2, P9_D1, P9_D2 | RSVD† | — | |
|
* NC = No connect. Leave these terminals disconnected. † These pins are reserved and use of them is not supported by NI. Leave these terminals disconnected. |
||||
The following table describes the signal connections for the PXIe-6569.
{We usually have some sort of table or list for descriptions of the signals themselves (this was meant to just be a placeholder). Is it worth listing descriptions for all the TX/RX signals, or is the mapping we provide in the previous tables sufficient?}
| Connector Name | Signal Type | Description |
|---|---|---|
| TX<0...3>+/- | Clock | Terminals for clocking outputs. |
| RX<0...3>+/- | Clock | Terminals for clocking inputs. |