PXI-5441 仕様

ここに記載されている仕様は、32 MB、256 MB、および512 MBのPXI-5441に適用されます。

通知 指定された電磁両立性を確保するには、必ずシールドされたケーブルとアクセサリを使用してください。

定義

保証された仕様は、記載された動作条件下における各モデルの性能を示し、モデル保証の対象となります。

特性は、記載された動作条件下における各モデルの使用に関連する値を示しますが、モデル保証の対象外です。

  • 標準仕様は、大部分のモデルが満たす性能です。
  • 公称仕様は、設計、適合性試験、または補足試験に基づく属性を示します。

仕様は、特に記載がない限り、公称値です。

条件

仕様は、特に注釈のない限り、以下の条件下において有効です。

  • アナログフィルタ有効
  • D/A変換器（DAC）補間を使用中のサンプルレートの最大許容値に設定
  • 信号を50Ωで終端
  • ダイレクトパスを1 Vpk-pkに設定、低ゲインアンプパスを2 Vpk-pkに設定、高ゲインアンプパスを12 Vpk-pkに設定
  • サンプルクロックが100 MS/sに設定

保証仕様は、特に注釈のない限り、以下の条件下において有効です。

  • 周囲温度範囲が0℃～55℃

標準仕様は、特に注釈がない限り、以下の条件下において有効です。

  • 開発時または製造時の測定値に基づき、周囲温度範囲23 ±5℃、信頼水準90%で使用した場合

CH 0

（チャンネル0アナログ出力、フロントパネルコネクタ）

チャンネル数

1

コネクタ

SMB（ジャック）

出力電圧特性

出力パス

ソフトウェアで選択可能なメイン出力パス設定は、12.00 Vpk-pk～5.64 mVpk-pk（50Ω負荷）のフルスケール電圧を提供します。メイン出力パスが選択されている場合、NI-FGENは、ゲイン属性に基づいて低ゲインアンプまたは高ゲインアンプを使用します。

ソフトウェアで選択可能なダイレクトパスは中間周波数（IF）アプリケーションに対して最適化されており、0.707～1.000 Vpk-pkのフルスケール電圧を提供します。

DAC分解能

16ビット

振幅とオフセット

表 1. 振幅範囲[1]
パス 負荷 最小振幅値（Vpk-pk） 最大振幅値（Vpk-pk）
ダイレクト 50Ω 0.707 1.00
1 kΩ 1.35 1.91
開回路 1.41 2.00
低ゲインアンプ 50Ω 0.00564 2.00
1 kΩ 0.0107 3.81
開回路 0.0113 4.00
高ゲインアンプ 50Ω 0.0338 12.0
1 kΩ 0.0644 22.9
開回路 0.0676 24.0

振幅分解能

振幅範囲の0.06%（0.004 dB）未満

オフセットレンジ

振幅範囲の±25%のスパン（増分値は振幅範囲の0.0014%未満）[2]

最大出力電圧

表 2. 最大出力電圧[3]
パス 負荷 最大出力電圧（Vpk-pk）
ダイレクト 50Ω ±0.500
1 kΩ ±0.953
開回路 ±1.000
低ゲインアンプ 50Ω ±1.000
1 kΩ ±1.905
開回路 ±2.000
高ゲインアンプ 50Ω ±6.000
1 kΩ ±11.43
開回路 ±12.00

確度

DC確度[4]

低ゲインまたは高ゲインのアンプパス

振幅範囲の±0.2% ± (オフセットの0.05%) ±500 µV（セルフキャリブレーション温度の±10℃以内）

振幅範囲の±0.4% ± (オフセットの0.05%) ±1 mV（0～55℃）

ダイレクトパス

ゲイン確度: 振幅範囲の±0.2%（セルフキャリブレーション温度の±10℃以内）

ゲイン確度: 振幅範囲の±0.4%（0～55℃)

DC誤差: ±30 mV（0～55℃）

AC振幅確度[5]

(+2.0% + 1 mV)、(-1.0% - 1 mV)

(+0.8% + 0.5 mV)、(-0.2% - 0.5 mV)（標準）

出力特性

出力インピーダンス

50Ω公称または75Ω公称（ソフトウェアで選択可能）

負荷インピーダンス補正

出力振幅は、ユーザ指定の負荷インピーダンスに対して補正されています。

出力カプリング

DC

出力有効

ソフトウェアで選択可能。無効の場合、CH 0出力は、選択された出力インピーダンスと等しい値の1 W抵抗器で終端されます。

最大出力過負荷

CH 0出力端子は、破損せずに50 Ω、±12 V（ダイレクトパスの場合は±8 V）ソースに接続可能。CH 0出力が無限に短絡接地されている場合は破損しません。

波形加算

CH 0出力は、類似するパス間での波形加算をサポートします。このため、複数のPXI-5441信号発生器の出力端子をまとめて接続することができます。

周波数および過渡応答

帯域幅[6]

43 MHz

DACデジタル補間フィルタ[7]

ソフトウェアで選択可能な有限インパルス応答（FIR）フィルタ。使用可能な補間係数は、2、4、または8。

アナログフィルタ[8]

ソフトウェアで選択可能な画像抑制用7次楕円フィルタ。

パスバンドフラットネス[9]

ダイレクトパス

–0.4～+0.6 dB（100 Hz～40 MHz）

低ゲインアンプパス

-1.0～+0.5 dB（100 Hz～20 MHz）

高ゲインアンプパス

-1.2～+0.5 dB（100 Hz～20 MHz）

パルス応答[10]
立ち上がり/立ち下がり時間

ダイレクトパス

<5 ns

<4.5 ns（標準）[11]

低ゲインアンプパス

<8 ns

<7 ns[11]

<5.5 ns（標準）[11]

高ゲインアンプパス

<10 ns

収差

ダイレクトパス

<10%（標準）

低ゲインアンプパス

<5%（標準）

高ゲインアンプパス

<5%（標準）

図 1. 平均化されたパスバンドフラットネス、ダイレクトパス

1378

図 2. パルス応答、低ゲインアンプパス50Ω負荷

1378

図 3. ダイレクトパスの周波数応答、100 MS/s、1x DAC補間[12]

1378

一般的な関数で推奨される最大周波数[13]

ダイレクト

正弦波

43 MHz

方形波

非推奨[14]

ランプ波

非推奨[14]

三角波

非推奨[14]

低ゲインアンプ

正弦波

43 MHz

方形波

25 MHz

ランプ波

5 MHz

三角波

5 MHz

高ゲインアンプ

正弦波

43 MHz

方形波

12.5 MHz

ランプ波

5 MHz

三角波

5 MHz

スペクトル特性

表 3. SINAD（Signal to Noise and Distortion）（標準）[15]
周波数（MHz） SINAD (dB)（標準）
ダイレクトパス 低ゲインアンプパス 高ゲインアンプパス
1 64 66 63
10 61 60 47
20 57 56 42
30 60 62 62
40 60 62 62
43 58 60 55
表 4. スプリアスフリーダイナミックレンジ（SFDR）[16]（高調波を含む）（標準）[17]
周波数（MHz） 高調波を含むSFDR（dB、標準）
ダイレクトパス 低ゲインアンプパス 高ゲインアンプパス
1 76 71 58
10 68 64 47
20 60 57 42
30 73 73 74
40 76 73 74
43 78 75 59
表 5. 高調波なしSFDR（標準）[18]
周波数（MHz） 高調波なしSFDR（dB、標準）
ダイレクトパス 低ゲインアンプパス 高ゲインアンプパス
1 87 90 90
10 86 88 90
20 79 88 88
30 72 72 73
40 75 72 73
43 77 74 59
表 6. 0℃～40℃全高調波歪み（THD）[19]
周波数（MHz） THD (dBc)
ダイレクトパス 低ゲインアンプパス 高ゲインアンプパス
20 kHz -77（標準） -77（標準） -77（標準）
1 MHz -75（標準） -70（標準） -62（標準）
5 MHz -68 -68 -55
10 MHz -65

-66（標準）[20]

 -61

-66（標準）[20]

 -46
20 MHz -55

-61（標準）[20]

 -53

-61（標準）[20]

 -40
30 MHz -50

-57（標準）[20]

 -48

-57（標準）[20]

 -38
40 MHz -47

-54（標準）[20]

 -46

-54（標準）[20]

 -34
43 MHz -46

-53（標準）[20]

 -45

-53（標準）[20]

 -33
表 7. 0℃～55℃全高調波歪み（THD）[19]
周波数（MHz） THD (dBc)
ダイレクトパス 低ゲインアンプパス 高ゲインアンプパス
20 kHz -76（標準） -76（標準） -76（標準）
1 MHz -74（標準） -69（標準） -61（標準）
5 MHz -67 -67 -54
10 MHz -63 -60 -45
20 MHz -54

-57[20]

 -52

-55[20]

 -39
30 MHz -48

-52[20]

 -46

-50[20]

 -36
40 MHz -45

-50[20]

 -41

-47[20]

 -32
43 MHz -44

-49[20]

 -41

-46[20]

 -31
表 8. 平均ノイズ密度[21]
パス 振幅範囲 平均ノイズ密度
Vpk-pk dBm
n v H z n v H z
dBm/Hz dBFS/Hz
ダイレクト 1 4.0 18 -142 -146.0
低ゲイン 0.06 -20.4 9 -148 -127.6
0.1 -16.0 9 -148 -132.0
0.4 -4.0 13 -145 -141.0
1 4.0 18 -142 -146.0
2 10.0 35 -136 -146.0
高ゲイン 4 16.0 71 -130 -146.0
12 25.6 213 -120 -145.6
図 4. 10 MHzシングルトーンスペクトル[22], Direct Path, 100 MS/s, DAC Interpolation Factor Set to 4

1378

図 5. 10 MHzシングルトーンスペクトル[22]、低ゲインアンプパス、100 MS/s、DAC補間係数は4に設定

1378

図 6. ダイレクトパス、2トーンスペクトル[22]（標準）

1378

サンプルクロック

サンプルクロックソース

内部、N で除算（N ≧ 1）

内部、DDSベース、高分解能

外部、CLK IN（SMBフロントパネルコネクタ）

外部、DDC CLK IN（DIGITAL DATA & CONTROL フロントパネルコネクタ）

外部、PXI Starトリガ（PXIバックプレーンコネクタ）

外部、PXI_Trig<0..7>（PXIバックプレーンコネクタ）

サンプルレートの範囲と分解能

サンプルクロックソース サンプルレートの範囲 サンプルレートの分解能
Nで除算 23.84 S/s～100 MS/s (100 MS/s)/N (1 ≤ N ≤ 4,194,304)に設定可能
高分解能 10 S/s～100 MS/s 1.06 µHz
CLK IN 200 kS/s～105 MS/s 分解能は外部クロックソースにより決定されます。外部サンプルクロックのデューティサイクルの許容値は40～60%です。
DDC CLK IN 10 S/s～105 MS/s
PXI Starトリガ 10 S/s～105 MS/s
PXI_Trig<0..7> 10 S/s～20 MS/s

DAC実効サンプルレート[23]

サンプルレート（MS/s） DAC補間係数 実効サンプルレート
10 S/s～105 MS/s 1（OFF） 10 S/s～105 MS/s
12.5 MS/s～105 MS/s 2 25 MS/s～210 MS/s
10 MS/s～100 MS/s 4 40 MS/s～400 MS/s
10 MS/s～50 MS/s 8 80 MS/s～400 MS/s

サンプルクロック遅延範囲と分解能

サンプルクロックソース 遅延調整範囲 遅延調整分解能
Nで除算 ±1サンプルクロック周期 <10 ps
高分解能 ±1サンプルクロック周期 サンプルクロック周期/16,384
外部（すべて） 0～7.6 ns <15 ps

システム位相ノイズおよびジッタ（10 MHz搬送波）

サンプルクロックソース システム位相ノイズ密度[24]（dBc/Hz）オフセット システム出力ジッタ[24]（100 Hz～100 kHzを統合）
100 Hz 1 kHz 10 kHz
Nで除算 -110 -131 -137 <1.0 ps rms
高分解能[25] -114 -126 -126 <4.0 ps rms
CLK IN -113 -132 -135 <1.1 ps rms
PXI Starトリガ[26] -115 -118 -130 <3.0 ps rms
外部サンプルクロック入力のジッタ許容値

サイクル間ジッタ

±300 ps

周期ジッタ

±1 ns

サンプルクロックのエクスポート

エクスポートしたサンプルクロックの出力先[27]

PFI<0..1>（SMBフロントパネルコネクタ）

DDC CLK OUT（DIGITAL DATA & CONTROLフロントパネルコネクタ）

PXI_Trig<0..6>（PXIバックプレーンコネクタ）

出力先 最大周波数 ジッタ（標準） デューティサイクル
PFI<0..1> 105 MHz PFI 0: 6 ps rms

PFI 1: 12 ps rms

 25～65%
DDC CLK OUT 105 MHz 40 ps rms 40～60%
PXI_Trig<0..6> 20 MHz — —
メモ サンプルクロックの純度は、PXI-5441の性能に大きな影響を与える可能性があります。サンプルクロック内に大量のジッタまたは位相ノイズが存在すると、信号発生器のスペクトルで、純粋なサンプルクロック使用時には存在しないスプリアスが発生することがあります。たとえば、クロックモードプロパティが「自動」に設定されている場合、NI-FGENは通常、特定のIQレートを達成するために高分解能のクロックを選択します。高分解能クロックでは「Nで除算」クロックよりも多くのジッタが発生するため、波形発生器の出力におけるスペクトルで余分なスプリアスが発生する可能性があります。ソフトウェアリサンプリングを使用せずに、さらにスプリアスを除去するには、PXI-5650/5651/5652などの純粋な外部クロックを、低ジッタかつ<1 Hzの周波数分解能で使用できます。

オンボードクロック（内部VCXO）

クロックソース

内部サンプルクロックは、位相ロックループを使用して基準クロックにロック、もしくはオンボードVCXO周波数基準から取得されます。

周波数確度

±25 ppm

位相ロックループ（PLL）基準クロック

基準クロックソース[28]

PXI_CLK10（PXIバックプレーンコネクタ）

CLK IN（SMBフロントパネルコネクタ）

周波数確度

PLLを使用する場合、PXI-5441の周波数確度は、PLL基準クロックソースの周波数確度のみに依存します。

ロック時間

70 ms（標準）

200 ms（最大）

周波数レンジ

5～20 MHz（1 MHz間隔）。10 MHz（デフォルト）。PLL基準クロック周波数は±50 ppmの確度が必要です。

デューティサイクルレンジ

40～60%

エクスポートしたPLL基準クロックの出力先

PFI<0..1>（SMBフロントパネルコネクタ）

PXI_Trig<0..6>（PXIバックプレーンコネクタ）

CLK IN（サンプルクロックおよび基準クロック入力、フロントパネルコネクタ）

コネクタ

SMB（ジャック）

方向

入力

出力先

サンプルクロック

PLL基準クロック

周波数レンジ

1～105 MHz（サンプルクロックの出力先および正弦波）

200 kHz～105 MHz（サンプルクロックの出力先および方形波）

5～20 MHz（PLL基準クロックの出力先）

入力電圧レンジ

正弦波: 0.65～2.8 Vpk-pk（50Ω負荷、0 dBm～+13 dBm）

方形波: 0.2～2.8 Vpk-pk（50Ω負荷）

最大入力過負荷

±10 V

入力インピーダンス

50Ω

入力カプリング

AC

TClk同期

NI-TClkを使用したモジュール間のSMC同期（同一モジュールを使用）

ナショナルインスツルメンツのTClk同期方法およびNI-TClk計測器ドライバは、シャーシ内のSMC対応モジュールのサンプルクロックを揃えるために使用されます。

  • 仕様は、1台のNI PXI-1042シャーシに取り付けられている任意の数のPXIモジュールに対して有効です。
  • SMC対応の各モジュールで、すべてのパラメータが同じ値に設定されています。
  • サンプルクロックは100 MS/s、「Nで除算」に設定されており、フィルタはすべて無効にしてあります。
  • マルチシャーシシステムを含むその他の構成については、ナショナルインスツルメンツの技術サポート（ni.com/support）までお問い合わせください。

スキュー[29]

500 ps（標準）

手動で調整後の平均スキュー[30]

<10 ps（標準）

サンプルクロック遅延/調整分解能

≤10 ps（標準）

メモ NI-TClkを使用して異なるモジュールを同期できますが、これらの仕様は同一のモジュールを使用した場合にのみ適用されます。

PFI 0およびPFI 1（プログラム可能な機能的インタフェース、フロントパネルコネクタ）

コネクタ

2 SMB（ジャック）

方向

双方向

周波数範囲

DC～105 MHz

入力の場合（トリガ）

出力先

開始トリガ

最大入力過負荷

-2～+7 V

VIH

2.0 V

VIL

0.8 V

入力インピーダンス

1 kΩ

出力の場合（イベント）

ソース

整数K（1 ≦ K ≦ 4,194,304）で分周されたサンプルクロック

整数M（2 ≤ M ≤ 4,194,304）で分周されたサンプルクロックタイムベース（100 MHz）

PLL基準クロック

マーカ

エクスポートした開始トリガ（出力開始トリガ）

出力インピーダンス

50 Ω

最大出力過負荷

-2～+7 V

VOH[31]

最小: 2.9 V（開回路）、1.4 V（50Ω負荷）

VOL[31]

最大: 0.2 V（開回路）0.2 V（50Ω負荷）

立ち上がり/立ち下り時間[32]

≤2.0 ns

DIGITAL DATA & CONTROL (DDC)

フロントパネルコネクタ（オプション）

コネクタタイプ

68ピン VHDCI メスコネクタ

データ出力信号数

16

制御信号

DDC CLK OUT（クロック出力）

DDC CLK IN（クロック入力）

PFI 2（入力）

PFI 3（入力）

PFI 4（出力）

PFI 5（出力）

グランド

23ピン

出力信号特性（データ出力、DDC CLK OUT、およびPFI<4..5>を含む）

低電圧差動信号（LVDS）[33]

VOH

1.3 V（標準）

1.7 V（最大）

VOL

0.8 V（最小）

1.0 V （標準）

差動出力電圧

0.25 V （最小）

0.45 V （最大）

出力コモンモード電圧

1.125 V （最小）

1.375 V （最大）

差動パルススキュー（差動ペア内のスキュー）

0.6 ns （最大）

立ち上がり/立ち下がり時間

0.5 ns （標準）

1.6 ns （最大）

出力スキュー

標準: 1 ns、最大2 ns。DIGITAL DATA & CONTROLフロントコネクタの2つの出力端子間のスキュー。

出力有効化/無効化

ソフトウェアですべてのデータ出力信号および制御信号を一括制御。無効な場合、出力端子は高インピーダンス状態になります。

最大出力過負荷

-0.3～+3.9 V

入力信号特性（DDC CLK INおよびPFI<2..3>を含む）

信号タイプ

LVDS（低電圧差動信号）

入力差動インピーダンス

100Ω

最大出力過負荷

-0.3～+3.9 V

信号特性

差動入力電圧

0.1 V（最小）

0.5 V（最大）

入力コモンモード電圧

0.2 V（最小）

2.2 V（最大）

DDC CLK OUT

クロック形式

データ出力およびマーカは、DDC CLK OUTの立ち下がりエッジで変化する。

周波数レンジ

詳細については、「サンプルクロック」セクションを参照してください。

デューティサイクル

40～60%

ジッタ

40 ps rms

DDC CLK IN

クロック形式

DDCデータ出力信号は、DDC CLK INの立ち上がりエッジで変化します。

周波数レンジ

10 Hz～105 MHz

入力デューティサイクルの許容値

40～60%

入力ジッタ許容値

サイクル間ジッタの300 ps pk-pk、周期ジッタの1 ns rms。

開始トリガ

ソース

PFI<0..1>（SMBフロントパネルコネクタ）

PFI<2..3>（DIGITAL DATA & CONTROLフロントパネルコネクタ）

PXI_Trig<0..7>（バックプレーンコネクタ）

PXI Starトリガ（バックプレーンコネクタ）

ソフトウェア（関数呼び出しを使用）

即時（トリガを待機しない）。デフォルト。

モード

単一

連続

ステップ

バースト

エッジ検出

立ち上がり

最小パルス幅

25 ns

表 9. OSP が無効の場合、開始トリガから CH 0 アナログ出力の遅延
DAC補間係数 標準遅延
デジタル補間フィルタ無効 44サンプルクロック周期 + 110 ns
2 58サンプルクロック周期 + 110 ns
4 64サンプルクロック周期 + 110 ns
8 65サンプルクロック周期 + 110 ns

OSP が無効の場合、開始トリガからデジタルデータ出力の遅延

40サンプルクロック周期 + 110 ns

関数発生器モードの追加遅延

33サンプルクロック周期を追加。（開始トリガからCH0アナログ出力の遅延および開始トリガからデジタルデータ出力の遅延に適用。）

OSPが有効な場合の追加遅延[34]

実数データ処理モードに対して70サンプルクロック周期を追加。

複素数データ処理モードに対して73サンプルクロック周期を追加。

（開始トリガからCH0アナログ出力の遅延および開始トリガからデジタルデータ出力の遅延に適用。）

エクスポートしたトリガの出力先

トリガとして使用する信号は、「マーカ」セクションの出力先仕様に記載されるすべての出力先に経路設定が可能です。

エクスポートしたトリガ遅延

65 ns（標準）

エクスポートしたトリガパルス幅

>150 ns

マーカ

出力先

PFI<0..1>（SMBフロントパネルコネクタ）

PFI<4..5>（DIGITAL DATA & CONTROLフロントパネルコネクタ）

PXI_Trig<0..6>（バックプレーンコネクタ）

数量

1マーカ/セグメント。

波形量

マーカ位置は4サンプル（複素数（IQ）データの2サンプル）の整数倍で配置される必要があります。

幅

>150 ns

表 10. スキュー
出力先 アナログ出力の場合 デジタルデータ出力の場合
PFI<0..1> ±2サンプルクロック周期 N/A
PFI<4..5> N/A <2 ns
PXI_Trig<0..6> ±2サンプルクロック周期 N/A

ジッタ

20 ps rms

任意波形生成モード

メモリ使用

PXI-5441は、波形と命令がオンボードメモリを共有するSMC（Synchronization and Memory Core）テクノロジを使用しています。シーケンスリストのセグメント数、メモリ内の最大波形数、および波形ストレージで使用できるサンプル数などのパラメータは、柔軟性があり、ユーザ定義が可能。

オンボードメモリサイズ

32 MB（オプション）

33,554,432バイト

256 MB（オプション）

268,435,456バイト

512 MB（オプション）

536,870,912バイト

出力モード

任意波形モードおよび任意シーケンスモード

任意波形モード

任意波形モードでは、単一波形がオンボードメモリに格納されている波形セットから選択され、生成されます。

任意シーケンスモード

任意シーケンスモードでは、シーケンスによってPXI-5441が波形セットを特定の順序で生成します。シーケンスの要素は、セグメントとしても示されます。各セグメントは一連の命令に関連付けられます。命令はメモリ内の波形から選択される波形、生成される波形のループ（繰り返し）の数、および波形内のどのサンプルでマーカ出力信号が送信されたかを認識します。

表 11. 最小波形サイズ（サンプル数）[35]
トリガモード 任意波形モード 任意シーケンスモード
単一 16 16
連続 16 96（>50 MS/s時）
32（≤50 MS/s時）
ステップ 32 96（>50 MS/s時）
32（≤50 MS/s時）
バースト 16 512（>50 MS/s時）
256（≤50 MS/s時）

ループカウント

1～16,777,215

バーストトリガ: 無制限

波形量

波形サイズは、4サンプル（複素数（IQ）データの2サンプル）の整数倍である必要があります。

表 12. メモリ制限[36]
32 MBオプション 256 MBオプション 512 MBオプション コメント
任意波形モード、最大波形メモリ 16,777,088サンプル 134,217,600サンプル 268,435,328サンプル 複素数（IQ）データの場合は、最大波形メモリは半分になります。
任意シーケンスモード、最大波形メモリ 16,777,008サンプル 134,217,520サンプル 268,435,200サンプル 条件: シーケンス内に1または2つのセグメントがある場合。複素数（IQ）データの場合は、最大波形メモリは半分になります。
任意シーケンスモード、最大波形 262,000

バーストトリガ: 32,000

2,097,000

バーストトリガ: 262,000

4,194,000

バーストトリガ: 524,000

条件: シーケンス内に1または2つのセグメントがある場合。
任意シーケンスモード、シーケンス内の最大セグメント 418,000

バーストトリガ: 262,000

3,354,000

バーストトリガ: 2,090,000

6,708,000

バーストトリガ: 4,180,000

条件: 波形メモリが4,000サンプル未満の場合。（複素（IQ）データの場合は2,000サンプル未満。)
表 13. 波形再生時間[37]
32 MBオプション 256 MBオプション 512 MBオプション
最大再生時間、サンプルレート = 100 MS/s、OSP無効 0.16秒 1.34秒 2.68秒
最大再生時間、IQレート = 1 MS/s、実数モード、OSP有効 16秒 2分14秒 4分28秒
最大再生時間、IQレート = 100 kS/s、実数モード、OSP有効 2分47秒 22分22秒 44分43秒

関数発生モード

標準波形および最大周波数

正弦波

43 MHz

方形波

25 MHz

三角波

5 MHz

ランプアップ波

5 MHz

ランプダウン波

5 MHz

DC

N/A

ノイズ（疑似ランダム）

5 MHz

ユーザ定義

43 MHz

メモリサイズ[38]

1/4対称波形の場合は65,536サンプル（例: 正弦波)

1/4対称波形以外の場合は16,384サンプル（例: ランプ波)

周波数分解能

355 nHz

位相分解能

0.0055°

オンボード信号処理（OSP）

IQレート

OSP補間範囲[39]

12～512（2の倍数）

512～1,024（4の倍数）

1,024～2,048（8の倍数）

（OSP補間 = FIR補間 x CIC 補間）

IQレート[40]

サンプルレート/OSP補間（サンプルレートを下げるか、ソフトウェア補間を行うことにより、IQレートを下げることができます。）

データ処理モード

実数（Iパスのみ）

複素数（IQ）

プレフィルタゲインおよびオフセット

プレフィルタゲインおよびオフセット分解能

18ビット

プレフィルタゲインレンジ[41]

-2.0～+2.0

（値 < |1|ユーザデータを減衰）

プレフィルタオフセットレンジ[42]

-1.0～+1.0

出力[43]

（ユーザデータ x プレフィルタゲイン） + プレフィルタオフセット （–1≦ 出力 ≦ +1）

FIR（有限インパルス応答）フィルタ FIRフィルタは、IQデータをパルス成形し、CICフィルタのロールオフを補正するのに使用されます。

フィルタ長

95タップ

係数幅

17ビット（–1～+1）

フィルタの対称性

対称

補間範囲

2、4、または8

係数

NI-FGEN（「FIRフィルタタイプ」を参照）により自動的に生成されるか、ユーザが提供するカスタム係数

表 14. FIRフィルタタイプ
タイプ パラメータ 最小 最大
カスタム[44] - - -
平坦[45] パスバンド 0.1 0.43
ガウス BT 0.1 0.9
二乗余弦 Alpha 0.1 0.9
平方根二乗余弦 Alpha 0.1 0.9

CIC（カスケード積分くし型）フィルタ OSPでは、ほとんどの補間がCICフィルタにより行われます。

サイズ

6ステージ

補間範囲

6 ≤ 補間 ≤ 256（整数）

数値制御発振器（NCO）

周波数レンジ

1 mHz～(0.43 x サンプルレート)

周波数分解能[46]

サンプルレート / 248

IおよびQ位相分解能

0.0055°

位相量子化[47]

16ビット

調整速度

1 ms

表 15. 変調性能（標準）[48]
変調構成 測定タイプ FIR補間
2 4 8
GSM物理層[49] MER（変調誤差比） 46 dB 47 dB 42 dB
EVM（エラーベクタマグニチュード） <0.5% rms <0.5% rms <0.8% rms
W-CDMA物理層[50],[51] MER 46 dB 39 dB —
EVM <7

0.5 % rms

<1.0% rms —
ACPR（隣接チャンネル漏洩電力比）

（外部サンプルクロック）

65 dBc 68 dBc —
ACPR（高分解能サンプルクロック） 61 dBc 61 dBc —
DVB物理層[52],[53] MER 43 dB — —
EVM <0.6% rms — —
ACPR（隣接チャンネル漏洩電力比）

（外部サンプルクロック）

48 dBc — —
ACPR（高分解能サンプルクロック） 47 dBc — —

デジタル性能

最大NCOスプリアス[54]

<-90 dBc

FIR補間[55] IQレート範囲（100 MS/sサンプルクロックレート） OSP帯域外減衰量 OSPパスバンドリプル
2 195 kS/s～8.33 MS/s 63 dB 0～0.08 dB
4 97.6 kS/s～4.16 MS/s 74 dB 0～0.08 dB
8 48.8 kS/s～ 2.08 MS/s 40 dB 0～0.08 dB
図 7. GSM物理層[56]外部サンプルクロック = 99.665 MHz

1378

図 8. GSM物理層[56][57]内部（高分解能）サンプルクロック = 99.665 MHz

1378

図 9. CDMA 2000物理層[58]外部サンプルクロック = 98.304 MHz

1378

図 10. CDMA 2000物理層[58][57]内部（高分解能）サンプルクロック = 98.304 MHz

1378

図 11. W-CDMA物理層[59]外部サンプルクロック = 92.16 MHz

1378

図 12. W-CDMA物理層[59][57]内部（高分解能）サンプルクロック = 92.16 MHz

1378

図 13. DVB物理層[60][61]外部サンプルクロック = 96.88 MHz

1378

図 14. DVB物理層値[60][62][57]内部（高分解能）サンプルクロック = 96.88 MHz

1378

キャリブレーション

セルフキャリブレーション

オンボードでは、24ビットADCおよび精度電圧基準を用いてDCゲインおよびオフセットを校正します。セルフキャリブレーションは、ソフトウェアを利用してユーザが開始し、完了までに約75秒かかります。

外部キャリブレーション

外部キャリブレーションは、VCXO、電圧基準、出力インピーダンス、DCゲイン、およびオフセットを校正します。適切な定数は、不揮発性メモリに保管されます。

キャリブレーション間隔

仕様は外部キャリブレーションから2年間有効

ウォームアップ時間

15分

電力

+3.3 VDC

標準動作

1.9 A（標準）

過負荷動作[63]

2.7 A（標準）

+5 VDC

標準動作

2.2 A（標準）

過負荷動作[63]

2.4 A（標準）

+12 VDC

標準動作

0.46 A（標準）

過負荷動作[63]

0.5 A（標準）

-12 VDC

標準動作

0.01 A（標準）

過負荷動作[63]

0.01 A（標準）

合計

標準動作

22.9 W（標準）

過負荷動作[63]

27.0 W（標準）

物理仕様

外形寸法

3U、1スロット、PXI/cPCIモジュール[64]

21.6 cm × 2.0 cm × 13.0 cm （8.5 in. × 0.8 in. × 5.1 in.）

重量

345 g (12.1 oz)

環境

最大使用高度

2,000 m (周囲温度25℃時)

汚染度

2

室内使用のみ。

動作環境

周囲温度範囲

0℃～55℃ (IEC 60068-2-1およびIEC 60068-2-2に基づいて試験済み。)

PXI-101xまたはPXI-1000Bシャーシに取り付けられている場合、0℃～45℃ (IEC 60068-2-1およびIEC 60068-2-2に準拠して試験済み。)

相対湿度範囲

10%～90%、結露なきこと (IEC 60068-2-56に基づいて試験済み。)

保管環境

周囲温度範囲

-25℃～85℃ (IEC 60068-2-1およびIEC 60068-2-2に基づいて試験済み。)

相対湿度範囲

5%～95%、結露なきこと (IEC 60068-2-56に基づいて試験済み。)

耐衝撃/振動

耐衝撃

動作時[65]

最大30 g (半正弦波)、11 msパルス (IEC 60068-2-27に基づいて試験済み。MIL-PRF-28800Fに基づいてテストプロファイルを確立。)

保管時

最大50 g（半正弦波）、11 msパルス（IEC 60068-2-27に準拠して試験済み。MIL-PRF-28800Fに準拠してテストプロファイルを確立。）

ランダム振動

動作時[65]

5 Hz～500 Hz、0.31 grms (IEC 60068-2-64に基づいて試験済み。)

非動作時

5 Hz～500 Hz、2.46 grms (IEC 60068-2-64に基づいて試験済み。テストプロファイルは、MIL-PRF-28800F、Class 3の要件を上回る。)

認可および準拠

安全適合標準

この製品は、計測、制御、実験に使用される電気装置に関する以下の安全規格要件を満たすように設計されています。

  • IEC 61010-1、EN 61010-1
  • UL 61010-1、CSA C22.2 No. 61010-1
メモ 安全保証については、製品ラベルまたは「製品認証および宣言」セクションを参照してください。

電磁両立性

この製品は、計測、制御、実験に使用される電気装置に関する以下のEMC規格の必要条件を満たしています。
  • EN 61326-1 (IEC 61326-1): Class Aエミッション、基本イミュニティ
  • EN 55011 (CISPR 11): Group 1、Class Aエミッション
  • EN 55022 (CISPR 22): Class Aエミッション
  • EN 55024 (CISPR 24): イミュニティ
  • AS/NZS CISPR 11: Group 1、Class Aエミッション
  • AS/NZS CISPR 22: Class Aエミッション
  • FCC 47 CFR Part 15B: Class Aエミッション
  • ICES-001: Class Aエミッション
メモ 米国では (FCC 47 CFRに従って)、Class A機器は商業、軽工業、および重工業の設備内での使用を目的としています。欧州、カナダ、オーストラリア、およびニュージーランドでは (CISPR 11に従って)、Class A機器は重工業の設備内のみでの使用を目的としています。
メモ Group 1機器とは (CISPR 11に従って) 材料の処理または検査/分析の目的で無線周波数エネルギーを意図的に生成しない工業用、科学、または医療向け機器のことです。
メモ EMC宣言、認証、追加情報については、「製品認証および宣言」セクションを参照してください。

Topic Missing

This object is not available in the repository.

製品認証および宣言

この製品のその他の適合規格については、この製品の適合宣言 (DoC) を参照してください。NI製品の製品認証およびDoCを入手するには、ni.com/product-certificationsにアクセスして、型番または製品ラインで検索し、該当するリンクをクリックしてください。

環境管理

NIは、環境に優しい製品の設計および製造に努めています。NIは、製品から特定の有害物質を除外することが、環境およびNIのお客様にとって有益であると考えています。

環境の詳細については、「住みよい地球を作るエンジニアリング」 (ni.com/environment) を参照してください。このページには、NIが順守している環境規制および指令、およびこのドキュメントに含まれていないその他の環境に関する情報が記載されています。

EUおよび英国のお客様

  • 1378 廃電気電子機器 (WEEE)—製品寿命を過ぎたすべてのNI製品は、お住まいの地域の規定および条例に従って廃棄処分してください。お住まいの地域におけるNI製品のリサイクル方法の詳細については、ni.com/environment/weeeを参照してください。

    • Topic Missing

    This object is not available in the repository.

    1 振幅値は、DACのフルスケールが使用されていることを想定した値です。振幅を最小値よりも小さくする必要がある場合は、DACのフルスケールよりも小さい波形を使用します。NI-FGENは、ユーザが指定した抵抗負荷を補正します。

    2 ダイレクトパスでは使用できません。

    3 PXI-5441の最大出力電圧は、振幅範囲とオフセットレンジにより決定されます。

    4 DC確度については、「振幅範囲」はゲイン設定の2倍と定義されます。たとえば、ゲインが8のDC信号の場合、振幅範囲は16 Vです。この信号のオフセットが1.5の場合、DC確度は、±0.2% * (16 V) ±0.05% * (1.5 V) ±500 µV = ±33.25 mVで計算されます。すべてのパスは、振幅およびゲイン誤差に対してキャリブレートされます。また、低ゲインおよび高ゲインアンプパスもオフセット誤差に対してキャリブレートされます。

    5 50 kHz正弦波です。

    6 -3 dBで測定されます。

    7 10 MS/s未満のサンプルクロックレートでは、デジタルフィルタは使用できません。DAC補間によるサンプルレートへの影響に関する詳細については、DAC有効サンプルクロックセクションを参照してください。OSPフィルタのリプルの詳細については、オンボード信号処理（OSP）セクションを参照してください。

    8 低ゲインおよび高ゲインアンプパスでのみ使用できます。

    9 50 kHzを基準とします。

    10 アナログフィルタおよびDAC補間フィルタは無効にされています。

    11 仕様は、Eリビジョン以降のPXI-5441デバイス（NI製品番号191789E-0x）のみに適用されます。

    12 50 MHz以上の場合、応答はイメージ応答になります。

    13 方形波、ランプ波、三角波ではアナログフィルタおよびDAC補間フィルタを無効にします。最小周波数は0 Hzです。

    14 ダイレクトパスは周波数領域に対して最適化されています。

    15 振幅は-1 dBFSです。DC～50 MHzが測定されます。低振幅のSINADは、-148 dBm/Hzノイズフロアによって制限されます。

    16 ダイナミックレンジは搬送波レベルと最大スプリアスの差として定義されます。

    17 振幅は-1 dBFSです。DC～50 MHzが測定されます。高調波歪とも呼ばれます。低振幅の高調波を含むSFDRは、-148 dBm/Hzノイズフロアによって制限されます。すべての値にエイリアスされた高調波が含まれています。

    18 振幅は-1 dBFSです。DC～50 MHzが測定されます。低振幅の高調波なしSFDRは、-148 dBm/Hzノイズフロアによって制限されます。すべての値にエイリアスされた高調波が含まれています。

    19 振幅は-1 dBFSです。第2高調波から第6高調波までを含みます。

    20 仕様は、Eリビジョン以降のPXI-5441デバイス（NI製品番号191789E-0x）のみに適用されます。

    21 低振幅の平均ノイズ密度は、-148 dBm/Hzノイズフロアによって制限されます。

    22 ノイズフロアは、測定デバイスによって制限されます。この制限の詳細については、平均ノイズ密度仕様を参照してください。

    23 DAC実効サンプルレート = (DAC補間係数) * (サンプルレート)OSP補間については、オンボード信号処理（OSP）セクションを参照してください。

    24 2倍DACオーバーサンプリングで指定されます。

    25 高分解能仕様は、サンプルレートが低下するにつれ高くなります。

    26 PXI starトリガ仕様は、サンプルクロックソースがPXI_CLK10にロックされている場合に有効です。

    27 エクスポートしたサンプルクロックは、整数K (1 ≤ K ≤ 4,194,304)により分周可能です。

    28 PLL基準クロックは、PLLの基準周波数を提供します。

    29 クロックおよびアナログパスでの遅延の違いにより発生します。手動による調整は実行されていません。

    30 手動調整については、ni.comで「NI-TClk 同期による再現性の最適化」を検索するか、調節処理に関してサポートが必要な場合は、NI技術サポート（ni.com/support）までお問い合わせください。

    31 出力ドラバは+3.3 V TTLと互換性あり。

    32 10 pFの負荷

    33 100Ω差動負荷で試験済みです。デバイスのフロントパネルで測定。負荷容量 <15 pF。ドライバおよびレシーバはANSI/TIA/EIA-644に適合。

    34 FIRおよびCICフィルタが有効

    35 任意シーケンスモードでは、最小波形サイズはサンプルレートに依存します。複素数（IQ）データの場合は、最小波形サイズは半分になります。

    36 特別な記載がない限りすべてのトリガモード。

    37 単一トリガモードです。再生時間は、連続、ステップ、またはバーストトリガモードを使用することにより大幅に延長できます。複素数（IQ）モードでは、再生時間は半分になります。

    38 16ビットサンプルです。ユーザ定義波形のサンプル数は16,384サンプルである必要があります。

    39 PXI-5441補間の合計 = OSP補間 x DAC補間

    40 例: サンプルレートが100 MS/sの場合、IQレート範囲 = 48.8 kS/s～8.3 MS/s

    41 単位なし

    42 プレフィルタゲインの後に適用します。

    43 プレフィルタ出力

    44 係数はユーザが提供します。

    45 リプルを「I/Qレート × パスバンド」に最小化するローパスフィルタです。

    46 例: 355 nHz（100 MS/sのサンプルレート）

    47 ルックアップテーブルのアドレス幅

    48 ダイレクトパス（4 dBmピーク）、25 MHz搬送波

    49 OSP有効。IQレート = 1.083 MS/s、4サンプル/シンボル。FIRフィルタタイプ = 平坦、パスバンド = 0.4。MSK変調。ソフトウェアパルス整形および位相蓄積、270.833 kS/s、ガウス、BT = 0.3。PNシーケンス次数 = 14。

    50 OSP有効。IQレート = 3.84 MS/s、1サンプル/シンボル。FIRフィルタタイプ = 平方根二乗余弦、アルファ = 0.22。QPSK。PNシーケンス次数 = 15。

    51 ACPR測定BW = 4 MHzおよびチャンネル間隔 = 5 MHz

    52 OSP有効。IQレート = 6.92 MS/s、1サンプル/シンボル。FIRフィルタタイプ = 平方根二乗余弦、アルファ = 0.15。32 QAM変調。PNシーケンス順序 = 15

    53 ACPR測定BW = 7.96 MHzおよびチャンネル間隔 = 8 MHz

    54 フルスケール出力

    55 FIRフィルタタイプ = 平坦。パスバンド = 0.4。0.4 x IQレートまでのリプル測定。0.6 x IQレートからのストップバンド減衰量。

    56 OSP有効。ダイレクトパス（4 dBmピーク）。25 MHz搬送波。IQレート = 1.083 MS/s、4サンプル/シンボル。FIRフィルタタイプ = 平坦、パスバンド = 0.4。ソフトウェアMSK変調: 270.833 kS/s、ガウス、BT = 0.3。PNシーケンス次数 = 14。スプリアス除去の詳細については、DAC有効サンプルクロックセクションを参照してください。

    57 その他のアーチファクトは、高分解能クロックのスプリアスが原因です。

    58 OSP有効。ダイレクトパス（4 dBmピーク）。25 MHz搬送波。IQレート = 1.2288 MS/s、1サンプル/シンボル。FIRフィルタタイプ = カスタムフラットフィルタ（パスバンド = 0.48）。QPSK。PNシーケンス次数 = 15。スプリアス除去の詳細については、DAC有効サンプルクロックセクションを参照してください。

    59 OSP有効。ダイレクトパス（4 dBmピーク）。25 MHz搬送波。IQレート = 3.84 MS/s、1サンプル/シンボル。FIRフィルタタイプ = 平方根二乗余弦、アルファ = 0.22。QPSK。PNシーケンス次数 = 15。スプリアス除去の詳細については、DAC有効サンプルクロックセクションを参照してください。

    60 OSP有効。ダイレクトパス（4 dBmピーク）。25 MHz搬送波。IQレート = 6.92 MS/s、1サンプル/シンボル。FIRフィルタタイプ = 平方根二乗余弦、アルファ = 0.15。32 QAM変調。PNシーケンス次数 = 15。スプリアス除去の詳細については、DAC有効サンプルクロックセクションを参照してください。

    61 15 MHzおよび35 MHzのアーチファクトは、2× FIR補間エイリアシングが原因です。

    62 10 MHzでのアーチファクトは、CLK INフィードスルーが原因です。

    63 CH 0が短絡接地されている場合、過負荷動作が発生します。

    64 リビジョンB以降のPXI-5441モジュールには、改良されたPXI Express対応バックプレーンコネクタが装備されています。この改良されたコネクタにより、PXI-5441はPXI Expressシャーシ内のハイブリッドスロットに対応することができます。PXI-5441モジュールのリビジョンについては、PXI-5441の下側に貼付されているラベルを参照してください。ラベルには、191789x-01という形式のアセンブリ番号が記載されています。x はリビジョンを表します。

    65 スペクトルおよびジッタ仕様が低下する可能性があります。