Archived: NIのデジタルATEモジュールPXIe-6556で半導体用ATEシステムを開発

NI PXIe-6556は、テスト対象デバイス（DUT）と他の計測器をインタフェースを介して統合します。図1は、接続性のピンアウトを示しています。VHDCIコネクタを介して、プライマリのデジタルI/Oにアクセスできます。リモートセンスライン用に第2のVHDCIコネクタも備えています。また、このモジュールのフロント面には、3つのSMAコネクタが用意されており、外部クロックを取り込んだり、外部クロックやPFIコネクタを駆動したりすることが可能です、このプロラマブル機能インタフェース（PFI：Programmable Functional Interface）をソフトウェアでプログラムして、入力もしくは出力にしたり、それ自体をクロックやトリガベースのポートとして定義したりすることができます。図1では、PFI4をDDC 52クロック、PFI5をストローブと表示しています。

図1. NI PXIe-6556の高密度コネクタ出力ピン配置

NIでは、VHDCIとPFIのラインをインタフェースするために、いくつかのオプションを用意しています。SHC68-C68-D4ケーブルを使えば、直接接続を実現できます。このケーブルは、シールド付きの50Ωケーブルで、インピーダンスを整合させ、クロストークを最小化することで、信号品質を維持しながら信号を伝送できるように設計されています。NIでは、このタイプのケーブルを0.5 m～2 mの間で提供します。このケーブルの両端には、VHDCIインタフェースを使います。プリント基板（PCB）へのインタフェースをシンプルにするために、NIでは基板実装型のコネクタを用意しました。ねじ端子タイプ（CB-2162）とシングルエンドのSMB端子タイプ（SMB-2163）と、異なるコネクタブロックがあります。もしNI PXIe-6556からヘッダピンに直接接続したければ、フライングリードを組込んだケーブルオプションであるSHC68-H1X38ケーブルを選択してください。NIが提供する接続性オプションのいくつかについては、図2に示してあります。

図2. NIのデジタルおよびアナログのI/O接続用オプション群

接続インタフェースのソリューションは、キャラクタリゼーションや、インタフェースの数が通常少ない、開発アプリケーションに理想的です。NI PXIe-6556に手早く、何度も繰り返し接続したいときは、マスインターコネクトのソリューションが最適です。これは製造用の自動テスト装置に共通です。本稿の範囲を超えてしまいますが、マスインターコネクトによる接続を用いれば、優れた接続性とデジタルI/Oハードウェアモジュールの簡便なアクセス性を確保しながら、適切なDUTプラットフォームを構築することができます。

NIはMAC panel社およびVirginia Panel社と緊密な連携を図っています。両ベンダはいずれも、複数の接続ソリューションを提供しています。図3は、DUTとPXIプラットフォームの接続を示しました。

図3. MAC Panel社のSCOUTインタフェースを使ったPXIシステムへのマスインターコネクトソリューション

図4. Virginia Panel社のマスインターコネクトの実際の様子

デジタルパターンは、デジタルステート（0、1、Z）とタイミング情報の両方からなります。これらのデジタルパターンを表現する方法はいくつもありますが、デジタルステートとタイミング情報が同じであれば、結果として得られるデジタルパターンもまた、同一になります。もちろん、全てのデジタルテスト装置がこれらのパターンを生成する機能を備えているというわけではありません。各テスト装置は独自の機能と制約を持っているからです。しかし、テスト装置固有の制約を無視すれば、1つのデジタルパターンを表現する方法は複数あります。図5に示すパターンを考えてみましょう。

図5. デジタルパターンのタイミングダイヤグラム

このデジタルパターンtset1をタイミングセットとデジタルデータで表現すると、例えば次のようになります。

このようにtset1を定義すると、デジタルデータはベクタデータかスキャンチェーンで定義できます。

タイミングセットを使う代わりに、データをオーバーサンプリングして、そのパターンを特定のレートで実行するという手法も使えます。上記のパターンでは、50 nsごとに（20 MHzで）サンプリングすれば、信号のタイミングを変更することなく、波形を再構築することが可能です。クロックレートが20 MHzだとすると、デジタルパターンは以下のように表現できます。

前述のように、これらの手法はいずれも同じ図5のデジタルパターンを表現しています。繰り返しになりますが、これは全てのテスト装置がこのパターンを生成できるという意味ではありません。ある1つのデジタルパターンを表す方法がいくつもあるということです。

さて、NI PXIe-6556の能力をさらに深く理解するために、波形生成言語（WGL）ファイルから取得した次のタイミングパレットを考えてみましょう。

WGLファイルのタイミング定義の補足説明：

Dはロジックの0、Sはパターンデータを適用、Xは出力をマスク（ドントケア）、Qはパターンデータの出力が期待されるという意味です。

NI PXIe-6556は、前述の通りタイミングセットをサポートしていませんが、オーバーサンプリングとメモリ長の深いオンボードメモリを使って、デジタルベクタを表現することができます。パターンをオーバーサンプルする際の最初の作業は、所要のクロックレートを決定することです。リソースを最大限に利用するには、必要最低限のクロックレートに抑えるべきです。tp1では、各出力はX×（5 ns）＋Cごとに遷移します。ここで、Xは整数、Cは出力チャンネルごとの定数オフセットです。これは入力チャンネルについても同じで、遷移のタイミングはX×（5 ns）＋Cで表され、Cは入力チャンネルごとの定数です。

全てのチャンネルは5 nsの倍数にオフセットを足したものなので、クロックレートは1/（5 ns）すなわち200 MHzに設定できます。オフセットであるCの値を達成するには、位置遅延を適切な値に設定する必要があります。遅延値は、下記の表で示されます。

¹ WGLファイルは、信号の向きをデバイス側から規定します。NIカードは、信号の向きをボード側から規定します。そのためHSDIOの名称は、WGLファイルと反対になります（インプットは生成処理にマッピングされ、アウトプットは集録処理にマッピングされます）。

この遅延値を適用することで、NI PXIe-6556はどのようなパターンでもtp1タイププレートを使って生成することができます。

100 nsのタイププレート周期を実現する

オンボードクロックが200 MHzで流れているため、NI PXIe-6556の各サンプルは5 nsごとに出力されます。従って、100 nsの長さにわたるパターンを構築するには、20サンプルが必要です。その場合、WGLファイル中に定義されている各ベクタは、NI PXIe-6556では20個のサンプルで表現されることになります。

GPIOライン用のタイミングセットを実装する

上記の通り、各サンプルは5 ns間継続し、WGLファイル中の各ベクタを20個のサンプルで表現します。これに加えて下の表では、上記の遅延チャートを考慮しながら、WGLファイルから各GPIOライン用にベクタを合成する際に必要な20個のサンプルの値を示しています。

¹ NI PXIe-6556は、0、1、Zのロジックを駆動できます。Dのステートは、デジタルベクタで定義されている値に置き換える必要があります。

²  NI PXIe-6556は、L、H、Xのステートと比較することができます。Qのステートは、デジタルベクタで定義されている値に置き換える必要があります。

³  NI PXIe-6556は、0、1、Zのロジックを駆動できます。Pのステートは、デジタルベクタで定義されている1つ手前の値に置き換える必要があります。

このタイミングセットが正しく実装されたことを確認するため、GPIO_3を見てみましょう。NI PXIe-6556がデータを生成しているとき、ロジックは1周期（5 ns）後に変化し、その値を残りの95 nsにわたって維持します。これは、WGLファイルで定義されたタイムプレートと同じです。データを比較する際にNI PXIe-6556は11番目と12番目のサンプルを除く全てのデータを無視します。集録には1 nsの遅延があるので、この値は11×（5 ns）＋（1 ns）すなわち56 nsにおいて比較されます。そして再び、12×（5 ns）＋（1 ns）つまり61 nsにおいて比較されます。他の全ての時間、つまり0～56 nsと66～100 nsにおいては、値はタイムプレートで定義されたように、Xになります。

ではここで、tp2を使うデジタルパターンを考えてみましょう。tp1と同じ手順を適用できます。オンボードのクロックレートは、1/（7.8125 ns）つまり128 MHzに設定するのが良いでしょう。全ての値は7.8125 nsの倍数なので、オフセットは必要ありません。4個のサンプルを使うと、WGLファイルで定義されている全てのパターンを構築できます。

もしWGLファイルにtp1とtp2の両方のタイププレートを使うベクタが含まれていたらどうなるでしょうか。tp2のパターンをtp1からのコンフィギュレーション（構成）で走らせると、実効的なタイムプレートは下記のようになります。

周期とエッジのほとんどは、元の値から変化していることに注意してください。この変化が問題ないアプリケーションもありますが、通常はこれは受け入れられないものとして、パターンのタイミングの改善を試見る必要があります。

オンボードクロックのレートを高めることで、2つのタイムプレートを正確に表現できるような分解能を達成できれば理想的です。上記のケースでは、これは現実的ではありません。NI PXIe-6556のクロックレートは最大200 MHzだからです。

クロックレートを高めるという選択肢の他には、tp1からtp2もしくはtp2からtp1に切り替える際に、ハードウェアを再コンフィギュレーション（再構成）することも可能です。ハードウェアは再構成の間、最後の値を維持することができます。ハードウェアを再構成している間、アプリケーションとDUTが数msの遅延を許容できさえすれば、これは良い選択肢です。

アプリケーションが数msの遅延を許容できない場合や、アプリケーションがtp1とtp2を高い頻度で切り替える場合は、サンプルクロックの立ち上がりエッジの値からの遅延を調整し、2つのタイミングセットの間の差分を分散させるという選択肢もあります。ハードウェアを再構成する手法ほどの高い精度は得られませんが、精度を改善することができます。

tp2を強制的に30 ns周期に設定しても問題ない場合は、そのようにすることでエッジ位置の精度は±860 psになります。もしtp2の全ての値を32 MHzから33.3 MHz（30 ns周期）にスケールしてもアプリケーションとして問題なければ、さらにタイミングを調整したりボードを再構成したりしなくても、2つのタイミングセットのどちらを使ってもパターンを実行することが可能です。

タイミングセットの設定に慣れている方にとっては、オーバーサンプリングは異質なコンセプトに映るかもしれません。しかしユーザはほとんどの場合、オーバーサンプリングデータの低レベルの詳細は考慮する必要はありません。コンバータを使えば、少しの入力だけで、デジタルデータをあるフォーマットから別のフォーマットに変換できます。

ソフトウェアツールや量産テストプラットフォームの多様性に対応するため、デジタルデータを下記に示すような各種のファイルに保存することができます。
• WGL ：.wgl
• STIL ：.stil
• VCD ：.vcd
• EVCD ：.evcd)
• Teradyne（テラダイン） ：.atp
• Advantest （アドバンテスト）：.pin, .tim, .tmap, .pat
• Verigy （ヴェリジー）：.avc, .dvc
• LTX ：.evo, .eva

これらのファイルは2つのカテゴリに分けられます。1つ目は、シミュレーションで生成されるファイルで、WGLとSTIL、VCD、EVCDが該当します。これらの中でいずれを用いるかは、設計エンジニアが使ったツールとパッケージに依存します。ただし設計者はそのフォーマット以外のフォーマットでもデータを保存できるかもしれません。

2つ目のカテゴリは、テスト装置に固有のファイルで、.atpなどが該当します。このカテゴリのファイルは、上記で説明したシミュレーションファイルを変換したりインポートしたりすることで構築する場合もあります。ただしそのデータは、必ずしもシミュレーションファイルを基にする必要はありません。テストプランによっては、特定のプロトコルを使ってレジスタを読み書きすることが求められます。その場合は、スクリプトの助けを借りたり、場合によっては人手によって、ファイルを生成できます。

ファイルをあるテスト装置のフォーマットから別のテスト装置のフォーマットに変換するツールはありますが、一般にはオリジナルのソースファイルを使って、そのテスト装置専用のファイルを生成する必要があります。全てのテスト装置は何らかの制約があり、特定のパターンをテスト装置で実行するには、タイミングを調整しなければならない可能性があります。あるテスト装置から別のテスト装置に移行するには、調整したタイミングを再度変更しなければならない場合があり、それには以前のテスタファイルを最も良く描写するファイルを生成する必要があります。以前のテスタファイルの最良の形は、オリジナルファイルの最良の形でない可能性があります。こうした理由からNIは、いくつかのシミュレーションファイルの変換をサポートしています。

WGL/STIL

Test System Strategies Incorporated（TSSI）のTD-Scanツールは、シミュレーションファイルとテストファイルの両方を特定のテスト装置のフォーマットに変換するために、半導体業界全体で使われています。

NIの製品用には、TD-Scanツールを使ってSTILとWGLファイルの両方を変換できます。STILやWGLファイルを変換する際に、タイミングセットを図6に示したように調整してから、STLやWGLファイルをNI製品が簡単に扱えるASCIIベースのフォーマットに変換します。このTD-Scanツールについてさらに詳しくは、こちらの技術文書「TD-Scanを使ってWGL/STILテスト波形をNIの高速デジタル計測器で生成）」をご覧ください。

図6. TD-Scanタイミングエディタの画面例

VCD

NIデジタル波形エディタを使えば、VCDファイルをインポートできます。GUIが手順をガイドします。まず、図7に示すように、信号のタイプ（駆動、比較、もしくは双方向）を選びます。双方向信号を使う場合は次に、出力イネーブル信号を選んでそれを適切な双方向信号にリンクさせます。これは、VCDには信号方向の情報が含まれていないために必要な作業です。比較的新しいフォーマットであるWGLやEVCDでは、この作業は必要ありません。

図7. VCDインポートウイザードの信号選択ステップ

双方向信号をリンクさせたら、サンプリングレートを選び、また必要に応じて特定のデジタルステートをオーバーライドします。セットアップが完了したら、VCDファイルはNIデジタル波形エディタにインポートされ、保存したり、NI PXIe-6556を含むNIの高速デジタルI/Oデバイスで使ったりできるようになります。

多くのテスト装置は特定のデバイスをテストできるように設計されていますが、最初の試行からテストエンジニアがDUTをつないで全てのパターンが完璧に機能するということはまれです。問題の根本原因を見つけ出すため、テストエンジニアはデバッグツールが必要です。以下に、NI PXIe-6556とともに使える、デバッグツールの例をいくつか示します。

パターンの解析と改変

NIデジタル波形エディタを使うと、デジタルパターンを閲覧して改変できます。図8は、デジタル波形エディタの画面例です。

図8. NIデジタル波形エディタ

ハードウェア比較

ハードウェア比較を使うと、HとL、Xのステートを生成できます。入力された信号が期待値と違っていると（例えば、「0」を集録したのに「H」が生成された）、サンプルエラーが発生します。すると、NI PXIe-6556は不具合のあったチャンネルと、サンプル数、発生回数（オプション）を並べて記録します。図9はハードウェア比較で取得したデータの例です。

図9. ハードウェア比較データ

集録したデータ

集録したデジタルデータは、テストプログラムからいつでも読み込んで解析することができます。もしくは、それをディスクに保存してデジタル波形エディタを使って解析することも可能です。図10は、LabVIEWで集録したデジタルデータの例です。

図10. LabVIEWで集録したデジタルデータ

カスタムのデバッグツール

NIのソフトウェアを使うと、ユーザ独自のデバッグツールを作成できます。図11は、LabVIEWで作成したシュム（Shmoo）プロットの例です。

図11. LabVIEWで作成したShmooプロット

テストにおいてデジタルチャンネルの数を拡張する必要があるときは、PXIシャーシにモジュールを追加してください。チャンネル数と選択したシャーシによっては、単一シャーシではなく複数台のシャーシを組み合わせる構成が必要になるかもしれません。NIでは、ほとんどのATEアプリケーションでミックスドシグナルのテストハードウェアを収容できるNI PXIe-1075シャーシを推奨しています。この18スロットのシャーシを使うと、最大8個のNI PXIe-6556モジュールを追加することが可能です。それにより、8個を使えば、合計で224ピンのパラメトリック計測ユニット（PMMU）ラインを構築できます。これを超える拡張には、NI MXI-Expressテクノロジを使って複数台のシャーシをブリッジします。図12に、その拡張の例を示しました。

図12. 複数のPXIシャーシをつなぐ

1台のシャーシに複数のNI PXIe-6556モジュールを追加したら、各モジュールを同期させることで、あたかもチャンネル規模の大きい1台のデバイスのように稼働させることができます。それを可能にするのがNI-TClkテクノロジです。NI-TClkは、NIが提供する、高速デジタルデバイスやデジタイザ、アナログ波形発生器、RF計測器など、SMCベースのモジュール式計測器全てに付属する同期ツールです。各デバイスの同期回路を使って、クロック信号を40 psのクロックスキューと高い精度で同期させます。NI-TClkテクノロジの詳細については、こちらの技術文書「ナショナルインスツルメンツのT-Clockテクノロジを使ったモジュール式計測器のタイミングと同期」をご覧ください。

図13は、複数のNI PXIe-6556モジュールを同期する際にNI-TClkをLabVIEW上でどのように実装するかを示した例です。

図13. 2つのモジュールにT-Clockを統合するLabVIEWのブロックダイヤグラム

まとめ

NIが提供するデジタル波形発生/解析モジュールのNI PXIe-6556は、ピンエレクトロニクスカードとして使うことができ、パーピンのデジタルテストと計測に柔軟に対応することが可能です。このモジュールはNIの多彩な接続オプションとインタフェースすることができ、高い忠実度の信号制御やテストを実現します。NI PXIe-6556を製造テストに使う際には、MAC Panel社とVirginia Panel社が提供するマスインターコネクトの豊富な品種から最適なものを選択して利用できます。NI PXIe-6556は、LabVIEWや.NET、Cでサポートされた柔軟なソフトウェアインタフェースを提供します。固定のタイミングセットでは機能しませんが、オーバーサンプリングのテクニックを使って、そうしたタイミングセットを作り出すことが可能です。このテクニックでは、データの遅延とデータのスキューの異なる手法を用いて、ユーザ独自のカスタム仕様のタイミングセットを作成できます。NI PXIe-6556は、WGLやSTIL、ATPといった各社共通の異なるデジタル波形フォーマットをインポートしたりエクスポートしたりすることが可能です。NIでは、NI PXIe-6556で直接機能するデジタル波形のデータタイプとの互換性を確保するための波形変換の一部を、TSSIソフトウェアツールを使って実装しています。対象とする波形データタイプが決まったら、デジタル波形をデバッグしなければならない場合もあります。その際には、NIデジタル波形エディタがデジタル波形パターンの可視化とデバッグを支援します。LabVIEWの波形ディスプレイ機能を使って、Shmooプロットなどのグラフを作成し、可視化の方法をカスタマイズすることも可能です。NIは、複数個のNI PXIe-6556モジュールを統合する用途に向けて、選択したトリガ遅延を管理し、モジュール間を40 psの精度で同期させるNI-TClk機能を提供しています。単一のシャーシに収納できるモジュールの数を超える場合は、MXIテクノロジを使って、NI-TClkの機能を複数台のシャーシにわたってブリッジすることが可能です。