Comment fonctionne le matériel NI USRP ?

L’architecture de radio logicielle comprend généralement des processeurs (intégrés aux périphériques ou sur l’ordinateur), des FPGA et des frontaux RF réglables. USRP et LabVIEW offrent flexibilité et fonctionnalité à un prix abordable pour fournir une solution de prototypage de radio logicielle idéale pour les laboratoires d’enseignement et la recherche en communications. 

Figure 1 : Architecture typique d’une radio logicielle

LabVIEW fournit le moteur de traitement du signal pour la modulation et la démodulation des signaux en continu vers et depuis le matériel USRP. Vous pouvez ajouter les modules LabVIEW Real-Time et LabVIEW FPGA pour cibler les FPGA et les systèmes d’exploitation NI Linux Real-Time tous issus du même environnement de développement. LabVIEW propose également des blocs fonctionnels pour de nombreuses techniques courantes de modulation analogique et numérique et des algorithmes de traitement du signal optimisés pour les signaux radio du monde réel.

Le matériel USRP est compatible avec un large éventail d’applications. La flexibilité et le prix abordable du matériel signifient que vous pouvez utiliser les produits pour l’enseignement et la recherche sur les technologies sans fil avancées, y compris l’accès dynamique au spectre, les espaces blancs et la recherche sur les couches PHY et MAC. Les produits sont également utiles dans les applications de transmission ou de réception simples pour construire des protocoles personnalisés ou enregistrer le spectre sur disque.

3a. USRP hôte uniquement

Figure 2 : NI USRP-2921

Suivant une architecture de radio logicielle commune, le matériel USRP implémente un frontal analogique de conversion directe avec des convertisseurs analogique-numérique (C A/N) et des convertisseurs numérique-analogique (C N/A) haute vitesse dotés d’un FPGA à personnalité fixe pour les étapes de conversion numérique par abaissement (DDC) et de conversion numérique par élévation (DUC). La chaîne du récepteur commence par un frontal analogique hautement sensible capable de recevoir de très petits signaux et de les numériser en utilisant une conversion par abaissement directe en signaux en bande de base en phase (I) et en quadrature (Q). La conversion par abaissement est suivie d’une conversion analogique-numérique haute vitesse et d’une DDC qui réduit la fréquence d’échantillonnage et met en paquet I et Q pour les transmettre à un ordinateur hôte en utilisant Gigabit Ethernet pour un traitement ultérieur. La chaîne de transmission commence par l’ordinateur hôte où I et Q sont générés et transférés au matériel USRP via le câble Ethernet. Un DUC prépare les signaux pour le C N/A, après quoi I et Q sont mélangés pour convertir directement les signaux par élévation pour produire un signal de fréquence RF, qui est ensuite amplifié et transmis.

Figure 3 : Diagramme au niveau du système USRP-2921

3b. Périphériques USRP avec FPGA programmables

Figure 4 : NI USRP-2944

Les périphériques NI USRP-294x/295x combinent deux voies d’émission et de réception full-duplex avec jusqu’à 160 MHz/voie de bande passante temps réel et un grand FPGA Kintex-7 orienté TNS dans un facteur de forme montable en baie demi-1U. Le frontal RF analogique s’interface avec le grand FPGA 410T Kintex-7 via deux C A/N et C N/A cadencés à 120 Méch./s. 

Chaque voie RF comprend un commutateur permettant un fonctionnement en duplex par séparation temporelle (TDD) sur une seule antenne utilisant le port TX 1 RX1, ou un fonctionnement en duplex par séparation fréquentielle (FDD) utilisant deux ports, TX1 et RX2. 

Les périphériques NI USRP-294x/295x couvrent une gamme de fréquences de 10 MHz à 6 GHz avec des lignes d’E/S numériques programmables par l’utilisateur permettant de contrôler des périphériques externes. Le FPGA Kintex-7 est une cible LabVIEW FPGA reconfigurable qui intègre un co-traitement DSP48 pour les applications à haut débit et faible latence. La connexion PCI Express x4 au contrôleur système permet jusqu’à 800 Mo/s de transfert de données en continu vers votre ordinateur de bureau ou votre châssis PXI et 200 Mo/s vers votre ordinateur portable. Cette connexion permet de câbler jusqu’à 17 périphériques USRP à un seul châssis PXI Express, qui peuvent ensuite être connectés en série pour des applications à large bande passante et à nombre élevé de voies.

Figure 5 : Diagramme au niveau du système USRP-2944

3c. Périphérique autonome NI USRP-2974

Figure 6 : NI USRP-2974

Le système autonome NI USRP-2974 comprend un processeur embarqué, un FPGA et un frontal RF, le tout dans un seul facteur de forme. Le modèle USRP-2974 est construit sur une architecture de traitement hétérogène avec un processeur Intel Core i7 embarqué exécutant le système d’exploitation NI Linux Real-Time. Il s’agit d’une radio 2x2 qui couvre des fréquences entre 10 MHz et 6 GHz avec une bande passante de 160 MHz et ajoute un processeur x86 pour former un fonctionnement de système autonome, qui peut être ciblé pour effectuer un traitement déterministe et programmer le FPGA 470 Kintex Xilinx à partir d’un seul environnement de conception. L’USRP‑2974 est également équipé d’une horloge de référence OCXO (oscillateur à quartz thermostaté) 10 MHz pilotée par GPS.

Figure 7 : Diagramme au niveau du système USRP-2974

LabVIEW est un environnement de programmation graphique par flux de données tout à fait adapté pour concevoir et mettre en œuvre des algorithmes de communications. Au niveau le plus fondamental, LabVIEW utilise le driver NI-USRP pour à la fois spécifier la configuration du matériel USRP et envoyer et recevoir des données I/Q à bande de base correctement formatées.

Figure 8 : Capture d’écran d’un diagramme LabVIEW avec l’API du driver USRP

• Voir tous les produits NI USRP
• Quel périphérique USRP convient le mieux à vos besoins ?
• Découvrez comment la technologie USRP fait progresser le prototypage sans fil

La marque déposée Linux® est utilisée selon les termes d’une sous-licence de LMI, le détenteur exclusif de la licence de Linus Torvalds, propriétaire de la marque au niveau mondial. MATLAB® est une marque déposée de The MathWorks, Inc.