Présentation du cours Développement de code FPGA personnalisé avec LabVIEW FPGA

Introduction au FPGA

• Introduction au FPGA 
• Composants FPGA

• Développement d’un VI FPGA 
• Communication face-avant interactive

• Sélection d’un mode d’exécution

• Compilation d’un VI FPGA

Considérations relatives à la compilation 

Découvrez les détails de la compilation FPGA et les optimisations de base. 

• Exploration des options de compilation supplémentaires
• Exploration des optimisations de code LabVIEW FPGA

Configuration des E/S FPGA 

Explorez les techniques d’accès et de contrôle des E/S du VI FPGA. 

• Configuration des E/S FPGA

Exploration des types d’E/S LabVIEW FPGA 

Découvrez les types et techniques d’E/S FPGA disponibles pour gérer les erreurs sur le FPGA. 

• Exploration des types de données dans LabVIEW FPGA
• Gestion des erreurs d’E/S FPGA

Contrôle des vitesses d’exécution des boucles 

Explorez les techniques de contrôle du cadencement du VI FPGA. 

• Définition des vitesses d’exécution des boucles

Synchronisation des modules de la Série C 

Explorez les méthodes de synchronisation des modules de la Série C. 

• Considérations relatives à la synchronisation

Considérations spécifiques au cadencement pour le VI LabVIEW FPGA 

Explorez et utilisez les fonctions de cadencement à différentes fins.   

• Création de délais entre les événements
• Mesure du temps entre les événements
• Test de performances de périodes de boucles

Exploration du type de données à virgule fixe 

Apprenez à utiliser le type de données à virgule fixe.  

• Utilisation du type de données à virgule fixe

Exploration du type de données à virgule flottante simple précision 

Explorez les caractéristiques et l’utilisation du type de données à virgule flottante simple précision. 

• Utilisation du type de données à virgule flottante simple précision

Examen des options supplémentaires de traitement du signal dans LabVIEW FPGA 

Explorez les fonctions intégrées ou externes conçues pour traiter les signaux avec le FPGA. 

• Exécution de calculs et d’analyse FPGA
• Intégration de la propriété intellectuelle (PI) de tiers

Exploration des boucles parallèles sur LabVIEW FPGA 

Explorez les boucles parallèles, les considérations relatives aux performances et les moyens de communiquer entre les boucles qui s’exécutent dans le FPGA. 

• Exploration des boucles parallèles sur le FPGA

Transfert des données les plus récentes (tag) du FPGA vers RT

Utilisez des tags pour transférer les derniers points de données et explorer les mécanismes de communication des tags. 

• Transfert des données les plus récentes du FPGA vers RT

Transfert de données bufférisées (flux, message de LabVIEW FPGA vers RT) 

Utilisez des flux et des messages pour transférer plusieurs points de données et explorer les mécanismes de communication à des fins d’implémentation. 

• Transfert de données bufferisées (flux, message)

Déploiement du VI FPGA 

Explorez les différentes méthodes permettant de déployer le fichier bitfile FPGA. 

• Déploiement d’un VI FPGA

Transfert des données les plus récentes dans LabVIEW FPGA 

Utilisez des tags pour transférer les derniers points de données et explorer les mécanismes de communication des tags. 

• Transfert des données les plus récentes (tag)

Transfert de données bufférisées dans LabVIEW FPGA 

Utilisez des flux et des messages pour transférer plusieurs points de données et explorer les mécanismes de communication à des fins d’implémentation. 

• Transfert de données bufferisées (flux, message)

Synchronisation RT vers FPGA et surveillance de l’état 

Découvrez comment synchroniser les VIs et utiliser des chiens de garde dans le FPGA. 

• Synchronisation du VI RT et du VI FPGA
• Exploration d’un chien de garde FPGA

Exploration des optimisations FPGA pour le code FPGA 

Explorez les techniques utilisées pour optimiser la taille du code dans le FPGA et le débit du FPGA. 

• Cas d’utilisation d’optimisation
• Techniques d’optimisation pour la taille du FPGA
• Techniques d’optimisation pour la vitesse et le débit

Exploration de l’exécution d’une boucle cadencée à un cycle 

Découvrez comment optimiser l’exécution du code à l’aide de boucles cadencées à un cycle (SCTL). 

• Exploration des principes SCTL

Considérations spécifiques au cadencement pour les SCTL 

Apprenez à optimiser l’exécution du code avec des boucles cadencées à un cycle. 

• Exécution de code dans des boucles cadencées à un cycle

Dépannage et optimisation du code dans les SCTL 

Découvrez les optimisations des performances FPGA et de l’utilisation des ressources. 

• Dépannage du code dans SCTL
• Optimisation du code avec SCTL

Exploration du pipeline dans LabVIEW FPGA 

Apprenez à implémenter un pipeline dans votre VI FPGA. 

• Implémentation d’un pipeline

Exploration du handshake à quatre fils 

Explorez l’optimisation du handshake à quatre fils permettant d’améliorer le débit. 

• Exploration de différentes techniques d’implémentation du handshake à quatre fils dans LabVIEW FPGA

Mise au point et test du code FPGA 

Découvrez les techniques de test et de mise au point dans le FPGA. 

• Exploration des techniques de mise au point et de test du code LabVIEW FPGA