¿Cómo funciona el hardware NI USRP?

La arquitectura de SDR normalmente incluye procesadores, ya sea a bordo o en la PC, FPGA y frentes de RF sintonizables. USRP y LabVIEW ofrecen flexibilidad, funcionalidad y asequibilidad para ofrecer una solución ideal de generacion de prototipos de SDR para laboratorios educativos e investigación de comunicaciones. 

Figura 1: Arquitectura típica de una radio definida por software

LabVIEW proporciona el motor de procesamiento de señales para la modulación y la demodulación de señales que se transmiten hacia y desde el hardware USRP. Puede agregar los módulos LabVIEW Real-Time y LabVIEW FPGA para dirigirse a los sistemas operativos en tiempo real y FPGA de NI Linux desde el mismo entorno de desarrollo. LabVIEW también ofrece bloques funcionales para muchas técnicas de modulación analógica y digital comunes y algoritmos de procesamiento de señales optimizados para señales de radio del mundo real.

El hardware USRP funciona con una amplia variedad de aplicaciones. La flexibilidad y asequibilidad del hardware significa que puede usar los productos desde la enseñanza hasta la investigación inalámbrica avanzada, incluyendo el acceso de espectro dinámico, el espacio en blanco y la investigación de capas PHY y MAC. Los productos también son útiles en aplicaciones simples de transmisión o recepción para construir protocolos personalizados o registrar espectro en disco.

3a. USRP solo para host

Figura 2: NI USRP-2921

Siguiendo una arquitectura de SDR común, el hardware de USRP implementa un panel frontal analógico de conversión directa con convertidores analógicos a digitales (ADC) de alta velocidad y convertidores digitales a analógicos (DAC) con una FPGA de personalidad fija para los pasos de conversión descendente digital (DDC) y conversión ascendente digital (DUC). La cadena de receptores comienza con un panel frontal analógico altamente sensible que puede recibir señales muy pequeñas y digitalizarlas mediante conversión directa a señales de banda base en fase (I) y en cuadratura (Q). La conversión descendente es seguida por la conversión de analógico a digital de alta velocidad y un DDC que reduce la velocidad de muestreo y empaqueta I y Q para su transmisión a una PC host usando Gigabit Ethernet para su procesamiento posterior. La cadena de transmisores comienza con la PC host donde se generan I y Q y se transfieren a través del cable Ethernet al hardware USRP. Un DUC prepara las señales para el DAC después de lo cual se produce la mezcla I-Q para convertir directamente las señales para producir una señal de frecuencia de RF, que luego se amplifica y transmite.

Figura 3: USRP-2921 Diagrama a nivel de sistema

3b. Dispositivos USRP con FPGA Programables

Figura 4: NI USRP-2944

Los dispositivos NI USRP-294x/295x combinan dos canales de transmisión y recepción dúplex completo con hasta 160 MHz/canal de ancho de banda en tiempo real y una gran FPGA Kintex-7 orientada a DSP en un formato montable en rack de medio 1U. El panel frontal analógico de RF se conecta con el gran Kintex-7 410T FPGA a través de ADC y DAC duales con una velocidad de 120 MS/s. 

Cada canal de RF incluye un conmutador que permite la operación dúplex por división de tiempo (TDD) en una sola antena usando el puerto TX 1 RX1, o la operación dúplex por división de frecuencia (FDD) usando dos puertos, TX1 y RX2. 

Los dispositivos NI USRP-294x/295x cubren desde 10 MHz hasta 6 GHz de rango de frecuencia con líneas digitales de E/S programables por el usuario para controlar dispositivos externos. El Kintex-7 FPGA es un objetivo reconfigurable LabVIEW FPGA que incorpora el co-procesamiento DSP48 para aplicaciones de alta velocidad y baja latencia. La conexión PCI Express x4 de vuelta al controlador del sistema permite hasta 800 MB/s de transferencia de datos en transmisión de vuelta a su PC o chasis PXI, y 200 MB/s a su portátil. Esta conexión permite cablear hasta 17 dispositivos USRP a un solo chasis PXI Express, que luego se pueden encadenar entre sí para aplicaciones de alto ancho de banda y alto número de canales.

Figura 5: USRP-2944 Diagrama a nivel de sistema

3c. NI USRP-2974 Dispositivo autónomo

Figura 6: NI USRP-2974

El NI USRP-2974 independiente incluye un procesador integrado, FPGA y RF en formato multifuncional. El USRP-2974 está construido sobre una arquitectura de procesamiento heterogénea con un procesador Intel Core i7 integrado que ejecuta el sistema operativo en tiempo real NI Linux. Es una radio 2x2 que cubre frecuencias entre 10 MHz y 6 GHz con el ancho de banda de 160 MHz y agrega un procesador x86 para formar un funcionamiento independiente del sistema, que puede ser dirigido para realizar de forma determinista el procesamiento y programar el Xilinx Kintex 470 FPGA todo desde un solo entorno de diseño. El USRP-2974 está equipado con un reloj de referencia de oscilador de cristal controlado por horno (OCXO) de 10 MHz disciplinado por GPS.

Figura 7: USRP-2974 Diagrama a nivel de sistema

LabVIEW es un entorno de programación gráfica de flujo de datos muy adecuado para diseñar e implementar algoritmos de comunicaciones. Al nivel más fundamental, LabVIEW usa el controlador NI-USRP tanto para especificar la configuración del hardware USRP como para enviar y recibir datos I/Q de banda base formateados correctamente.

Figura 8: Pantalla de un diagrama de bloques de LabVIEW con la API del controlador USRP

• Ver todos los productos NI USRP
• Descubra qué USRP es adecuado para usted
• Descubra cómo USRP está avanzando en la generación de prototipos inalámbricos

La marca comercial registrada Linux® se utiliza conforme a una sublicencia otorgada por LMI, el licenciatario exclusivo de Linus Torvalds, propietario de la marca en todo el mundo. MATLAB® es una marca registrada de The MathWorks, Inc.