Descripción del curso desarrollar código FPGA personalizado usando LabVIEW FPGA

Introducción a FPGA

• Introducción a FPGA 
• Componentes FPGA

• Desarrollar un VI de FPGA 
• Comunicación interactiva del panel frontal

• Seleccionar un modo de ejecución

• Compilar un VI de FPGA

Explorar las consideraciones de compilación 

Aprenda sobre los detalles de compilación de FPGA y las optimizaciones básicas. 

• Explorar opciones de compilación adicionales
• Explorar las optimizaciones de código de LabVIEW FPGA

Configurar E/S de FPGA 

Explore técnicas para acceder y controlar la E/S del VI de FPGA. 

• Configurar E/S de FPGA

Explorar los tipos de E/S de LabVIEW FPGA 

Explore los tipos de E/S de FPGA disponibles y las técnicas para administrar errores en el FPGA. 

• Explorar tipos de datos en LabVIEW FPGA
• Manejo de errores de E/S FPGA

Controlar las velocidades de ejecución del ciclo 

Explore técnicas para controlar la temporización del VI de FPGA. 

• Establecer velocidades de ejecución de ciclos

Sincronizar módulos de la serie C 

Explore los métodos de sincronización para los módulos de la serie C. 

• Consideraciones de sincronización

Consideraciones de temporización para LabVIEW FPGA VI 

Explore y utilice las funciones de temporización para diferentes propósitos.   

• Crear retrasos entre eventos
• Medir el tiempo entre eventos
• Evaluar periodos del ciclo

Explorar el tipo de datos de punto fijo 

Aprenda a usar el tipo de datos de punto fijo.  

• Usar tipos de datos de punto fijo

Explorar el tipo de datos de punto flotante de precisión simple 

Explore las características y el uso del tipo de datos de punto flotante de precisión simple. 

• Usar el tipo de datos de punto flotante de precisión simple

Revisar opciones adicionales de procesamiento de señales en LabVIEW FPGA 

Explore funciones integradas o externas para procesar señales con el FPGA. 

• Realizar análisis y matemática de FPGA
• Integrar propiedad intelectual (IP) de terceros

Explorar ciclos paralelos en LabVIEW FPGA 

Explore ciclos paralelos, consideraciones de rendimiento y cómo comunicarse entre ciclos que se ejecutan en el FPGA. 

• Explorar ciclos paralelos en FPGA

Transferir los últimos datos (etiqueta) de FPGA a RT

Utilice etiquetas para transferir los últimos puntos de datos y explore los mecanismos de comunicación de etiquetas. 

• Transferir los últimos datos de FPGA a RT

Transferir datos almacenados en búfer (flujo, mensaje de LabVIEW FPGA a RT) 

Utilice flujos y mensajes para transferir múltiples puntos de datos y explore los mecanismos de comunicación para su implementación. 

• Transferir datos a búfer (transmisión, mensaje)

Implementar un VI de FPGA 

Explore diferentes métodos para implementar el archivo de bits FPGA. 

• Implementar un VI de FPGA

Transferir los datos más recientes en LabVIEW FPGA 

Utilice etiquetas para transferir los últimos puntos de datos y explore los mecanismos de comunicación de etiquetas. 

• Transferir datos más recientes (tag)

Transferir datos almacenados en búfer en LabVIEW FPGA 

Utilice flujos y mensajes para transferir múltiples puntos de datos y explore los mecanismos de comunicación para su implementación. 

• Transferir datos a búfer (transmisión, mensaje)

Monitoreo de estado y sincronización de RT a FPGA 

Explore cómo sincronizar los VIs y el uso de watchdogs en el FPGA. 

• Sincronizar el VI RT y el VI de FPGA
• Explorar un Watchdog de FPGA

Explorar las optimizaciones de FPGA para código FPGA 

Explore las técnicas utilizadas para optimizar el tamaño que toma el código en el FPGA y el rendimiento del FPGA. 

• Casos de uso de optimización
• Técnicas de optimización para el tamaño de FPGA
• Técnicas de optimización para velocidad/rendimiento

Explorar la ejecución del ciclo temporizado de un solo ciclo 

Aprenda a optimizar la ejecución del código con ciclos temporizados de un solo ciclo (SCTL). 

• Explorar los principios de SCTL

Consideraciones de temporización al usar SCTLs 

Aprenda a optimizar la ejecución del código con ciclos temporizados de un solo ciclo. 

• Ejecutar código en ciclos temporizados de un solo ciclo

Solución de problemas y optimización de código en SCTL 

Aprenda sobre las optimizaciones para el rendimiento de FPGA y el uso de recursos. 

• Solución de problemas de código dentro de SCTL
• Optimizar código usando SCTL

Explorar segmentación en LabVIEW FPGA 

Aprenda a implementar segmentación en su VI de FPGA. 

• Implementar segmentación

Explorar handshaking de cuatro cables 

Explore la optimización del protocolo de enlace de cuatro hilos para mejorar el rendimiento. 

• Explorar diferentes técnicas para implementar protocolo de enlace de cuatro cables en LabVIEW FPGA

Depurar y probar código FPGA 

Explore técnicas de pruebas y depuración en FPGA. 

• Explorar técnicas para depurar y probar código LabVIEW FPGA