PXIe-5164 仕様

定義

保証仕様値は、記載された動作条件下における各モデルの性能を示すものであり、そのモデルの保証の対象内です。保証仕様値は、測定の不確定性、温度ドリフト、経年変化を規定します。保証仕様値は、設計により確保されるか、生産およびキャリブレーション中に確認されます。

特性は、記載された動作条件下における各モデルの使用に関連する値を示しますが、モデル保証の対象外です。

  • 標準仕様は、大部分のモデルが満たす性能です。
  • 公称仕様は、設計、適合性試験、または補足試験に基づく属性を示します。

仕様は、特に記載がない限り、公称値です。

条件

仕様は、特に注釈のない限り、以下の条件下において有効です。

  • すべての垂直レンジ
  • すべての帯域幅と帯域幅制限フィルタ
  • サンプルレートは1 GS/sに設定されている
  • オンボードサンプルクロックはオンボード基準クロックにロック
  • PXIe-5164が、周囲温度で15分間ウォームアップされている
  • 再構成可能オシロスコープ用LabVIEW計測器設計ライブラリ (計測器設計ライブラリ) を使用してFPGAビットファイルを作成する場合は、キャリブレーションIPが適切に使用されている。キャリブレーションAPIの詳細については、『NI 再構成可能オシロスコープヘルプ』を参照してください。

保証仕様値は、特に注釈のない限り、以下の条件下において有効です。

  • 周囲温度範囲が 0℃～50℃である
  • キャリブレーションが定期的に実行されている
  • PXI Expressシャーシのファン速度がHIGHに設定されており、フォームファンフィルタが取り外されており、空のスロットにはフィラーパネルが取り付けられている。冷却の詳細については、ni.com/manualsから入手できる『強制空冷の維持について』を参照してください。
  • 外部キャリブレーションが、 23℃ ±3℃で実行されている
  • オンボード温度センサから報告されている温度が、前回のセルフキャリブレーション時の温度の±5℃以内である

標準仕様値は、特に注釈がない限り、以下の条件下において有効です。

  • 周囲温度範囲が 0℃～50℃である

垂直

アナログ入力

チャンネル数

2（同時サンプリング）

入力タイプ

基準化シングルエンド

コネクタ

BNC、グランド基準

インピーダンスおよびカプリング

入力インピーダンス

50 Ω ±1.25% (標準)

1 MΩ ±0.5% (標準)

入力キャパシタンス (1 MΩ)

20.2 pF ±2.5 pF (標準)

入力カプリング

AC

DC

図 1. 50 Ω電圧定在波比 (VSWR)

1378

図 2. 50 Ω入力反射減衰量

1378

電圧レベル

50 Ω FS入力レンジ (VVpk-pk)

0.25 V

0.5 V

1 V

2.5 V

5 V

表 1. 1 MΩ FS入力レンジおよび垂直オフセット範囲
入力レンジ (Vpk-pk) 垂直オフセット範囲[1](V)
0.25 V ±5
0.5 V ±5
1 V ±5
2.5 V ±10または±248.75
5 V ±10または±247.5
10 V ±10または±245
25 V ±50または±237.5
50 V ±50または±225
100 V ±50または±200
最大入力過負荷

50 Ω

|ピーク| ≤5 V

1 MΩ [2]

250 V RMS

通知 信号が最大入力過負荷を超えた場合、デバイスが破損する可能性があります。

確度

分解能

14ビット

DC確度[3]、[4]

50 Ω

±[(0.5% × |読み取り値|) + (FSの%FS0.2% of FS)] (保証)

1 MΩ

±[(0.65% × |読み取り値 - 垂直オフセット|) + (0.4% × |垂直オフセット|) + (FSの0.2%) + 0.15 mV] (保証)

DCドリフト[5]

±+(0.015% × |読み取り値 - 垂直オフセット|) + (0.001% × |垂直オフセット|) + (FSの0.009%)+ /℃ (公称)

AC振幅確度[3]

±0.2 dB (50 kHz時) (保証)

表 2. クロストーク 50 Ω (公称)
周波数 レベル
1 MHz -100 dB
10 MHz -100 dB
100 MHz -85 dB
400 MHz -65 dB
表 3. クロストーク 1 MΩ (公称)
周波数 レベル
0.25 Vpk-pk～10 Vpk-pk 25 Vpk-pk～100 Vpk-pk
1 MHz -85 dB -70 dB
10 MHz -85 dB -70 dB
100 MHz -75 dB -55 dB
300 MHz -60 dB -40 dB
メモ クロストークの測定値は、両方のチャンネルの範囲設定を同じにして、一方のチャンネルに信号を印加し、もう一方のチャンネルで測定します。

帯域幅および過度応答

帯域幅 (-3 dB)[6]

50 Ω

400 MHz (保証)

1 MΩ [7]

300 MHz

285 MHz (保証)

帯域幅制限フィルタ[6]

ローパスフィルタ

20 MHz [8]

30 MHz [8]

150 MHz

ハイパスフィルタ[8]

90 Hz

450 Hz

パスバンド振幅フラットネス[6]

50 Ω

±0.5 dB (50 kHz～330 MHz) (保証)

1 MΩ [7]

±0.7 dB (50 kHz～200 MHz) (保証)

ACカプリングカットオフ (-3 dB)[9]

50 Ω

40 kHz

1 MΩ [7]

7.5 Hz

立ち上がり/立ち下がり時間[10]

50 Ω

1 ns

1 MΩ [7]

1.5 ns

図 3. 50 Ω帯域幅全域周波数応答、1 Vpk-pk (測定値)

1378

図 4. 50 Ω帯域幅全域周波数応答 (拡大)、1 Vpk-pk (測定値)

1378

図 5. 50 Ω 150 MHz帯域幅周波数応答、1 Vpk-pk (測定値)

1378

図 6. 1 MΩ帯域幅全域周波数応答、1 Vpk-pk (測定値)

1378

図 7. 1 MΩ帯域幅全域周波数応答 (拡大)、1 Vpk-pk (測定値)

1378

図 8. 1 MΩ 150 MHz帯域幅周波数応答、1 Vpk-pk (測定値)

1378

スペクトル特性

50 Ωスペクトル特性 ADCインタリーブスプリアスを除きます。 1

表 4. スプリアスフリーダイナミックレンジ (SFDR)[11]
入力レンジ (Vpk-pk) <100 MHz、帯域幅全域 (dBc) >100 MHz～<350 MHz、帯域幅全域 (dBc)
0.25 V -70 -66
0.5 V -73 -65
1 V -74 -66
2.5 V -71 -63
5 V -69 -60
表 5. 全高調波歪み (THD)[12]
入力レンジ (Vpk-pk) <100 MHz、帯域幅全域 (dBc) >100 MHz～<350 MHz、帯域幅全域 (dBc)
0.25 V -70 -62
0.5 V -73 -61
1 V -73 -62
2.5 V -70 -62
5 V -70 -60
表 6. 有効ビット数 (ENOB)[11]
入力レンジ (Vpk-pk) <350 MHz、帯域幅全域 <100 MHz、150 MHzフィルタ <10 MHz、20 MHz、および/または30 MHzフィルタ
0.25 V 9.4 10.7 11.6
0.5 V 9.5 10.9 11.7
1 V 9.5 11.0 11.8
2.5 V 9.6 11.1 11.9
5 V 9.5 11.0 11.8

1 MΩスペクトル特性 ADCインタリーブスプリアスを除きます。 , 50 Ωソースおよび50 Ωフィードスルー終端を使用して検証してあります。 5

表 7. スプリアスフリーダイナミックレンジ (SFDR)[11]
入力レンジ (Vpk-pk) <100 MHz、帯域幅全域 (dBc) >100 MHz～<250 MHz、帯域幅全域 (dBc)
0.25 V -61 -57
0.5 V -56 -50
1 V -49 -43
2.5 V -59 -55
5 V -53 -47
表 8. 全高調波歪み (THD)[12]
入力レンジ (Vpk-pk) <50 MHz、帯域幅全域 (dBc) 50 MHz～250 MHz、帯域幅全域 (dBc)
0.25 V -73 -58
0.5 V -68 -50
1 V -62 -43
2.5 V -70 -56
5 V -64 -48
表 9. 有効ビット数 (ENOB)[11]
入力レンジ (Vpk-pk) <250 MHz、帯域幅全域 <100 MHz、150 MHzフィルタ <10 MHz、20 MHz、および/または30 MHzフィルタ
0.25 V 8.8 9.6 10.5
0.5 V 8.1 9.8 11.1
1 V 7.0 9.0 11.5
2.5 V 8.6 9.5 10.4
5 V 7.7 9.5 11.1
図 9. 50 Ωシングル トーンスペクトル、1 Vpk-pk入力レンジ、150 MHzフィルタ、9.9 MHz入力トーン (-1 dBFS時、測定値)

1378

図 10. 50 Ωシングルトーンスペクトル、1 Vpk-pk入力レンジ、全帯域幅、9.9 MHz入力トーン (-1 dBFS時、測定値)

1378

図 11. 50 Ωシングルトーンスペクトル、1 Vpk-pk入力レンジ、全帯域幅、99.9 MHz入力トーン (-1 dBFS時、測定値)

1378

図 12. 1 MΩシングルトーンスペクトル、1 Vpk-pk入力レンジ、150 MHzフィルタ、9.9 MHz入力トーン (-1 dBFS時、測定値)

1378

図 13. 1 MΩシングルトーンスペクトル、1 Vpk-pk入力レンジ、全帯域幅、9.9 MHz入力トーン (-1 dBFS時、測定値)

1378

ノイズ[13]

50 Ω RMSノイズ
表 10. RMSノイズ (帯域幅全域) (保証)
入力レンジ (Vpk-pk) RMSノイズ (フルスケールの%)
0.25 V 0.045
0.5 V 0.040
1 V 0.035
2.5 V 0.030
5 V 0.030
表 11. RMSノイズ (150 MHzフィルタ) (標準)
入力レンジ (Vpk-pk) RMSノイズ (フルスケールの%)
0.25 V 0.018
0.5 V 0.018
1 V 0.017
2.5 V 0.017
5 V 0.014
図 14. 50 Ωチャンネル0の平均ノイズ密度、1 Vpk-pkレンジ (測定値)

1378

図 15. 50 Ωチャンネル0の平均ノイズ密度、0.25 Vpk-pkレンジ (測定値)

1378

1 MΩ RMSノイズ
表 12. RMSノイズ (帯域幅全域)
入力レンジ (Vpk-pk) RMSノイズ (フルスケールの%) (保証)
0.25 V 0.110
0.5 V 0.060
1 V 0.050
2.5 V 0.100
5 V 0.060
10 V 0.050
25 V 0.080
50 V 0.060
100 V 0.050
表 13. RMSノイズ (150 MHzフィルタ) (標準)
入力レンジ (Vpk-pk) RMSノイズ (フルスケールの%)
0.25 V 0.070
0.5 V 0.050
1 V 0.030
2.5 V 0.100
5 V 0.050
10 V 0.030
25 V 0.060
50 V 0.040
100 V 0.030

水平軸

サンプルクロック

ソース

内部

オンボードクロック (内部VCTCXO)

外部

CLK IN (フロントパネルSMBコネクタ)

PXIe-DSTAR_A (バックプレーンコネクタ)

サンプルレート範囲 (リアルタイム)[14]

15.259 kS/s～1 GS/s

タイムベース周波数

1.0 GHz

タイムベース確度

位相をオンボードクロックにロックした場合

±5 ppm (保証)

位相を外部クロックにロックした場合

外部クロック確度と同等

サンプルクロックジッタ[15]

500 fs RMS

位相ロックループ (PLL) 基準クロック

ソース

内部

オンボードクロック (内部VCTCXO)

PXI_CLK10 (バックプレーンコネクタ)

外部 (10 MHz)

CLK IN (フロントパネルSMBコネクタ)

AUX 0 CLK IN (フロントパネルMHDMRコネクタ)

デューティサイクル許容範囲

45%～55% (標準)

外部サンプルクロック

ソース

CLK IN (フロントパネルSMBコネクタ)

インピーダンス

50 Ω

カプリング

AC

周波数

1.0 GHz

入力電圧レンジ (サンプルクロックとして構成した場合)

632 mVpk-pk～5 Vpk-pk (0 dBm～18 dBm) (標準)

最大入力過負荷 (サンプルクロックとして構成時)

6 Vpk-pk

デューティサイクル許容範囲

45%～55% (標準)

外部基準クロック入力

ソース

CLK IN (フロントパネルSMBコネクタ)

AUX 0 CLK IN (フロントパネルMHDMRコネクタ)

インピーダンス

50 Ω

カプリング

AC

周波数[16]

10 MHz

入力電圧レンジ (基準クロックとして構成されている場合)

623 mVpk-pk～5 Vpk-pk (0 dBm～18 dBm) (標準)

最大入力過負荷 (基準クロックとして構成されている場合)

6 Vpk-pk

基準クロック出力

ソース

PXI_CLK10 (バックプレーンコネクタ)

出力先

AUX 0 CLK OUT (フロントパネルMHDMRコネクタ)

出力インピーダンス

50 Ω

論理タイプ

3.3 V CMOS

最大駆動電流

±12 mA

トリガ

サポートされているトリガ

基準 (停止) トリガ

基準 (アーム) トリガ

開始トリガ

アドバンストリガ

トリガタイプ

エッジ

ウィンドウ

ヒステリシス

デジタル

即時

ソフトウェア

トリガソース

CH 0

CH 1

SMB PFI 0

AUX 0 PFI <0..7>

PXI_Trig <0..6>

ソフトウェア

トリガ遅延

0 ns～2.25 × 1015 ns ((251 - 1) × サンプルクロック周期 ns)

デッドタイム

496 ns

ホールドオフ

デッドタイム～1.84 × 1019 ns ((264 - 1) × サンプルクロック周期 ns)

アナログトリガ

ソース

CH 0

CH 1

時間分解能

補間有効時[17]

サンプルクロック周期 / 1024 = 0.977 ps

補間無効時

サンプルクロック周期 (1 ns)

トリガフィルタ

低周波数 (LF) 除去

100 kHz

高周波数 (HF) 除去

100 kHz

トリガ確度[18]

FSの0.5%

トリガジッタ[18]

15 ps RMS

最小しきい値時間[19]

サンプルクロック周期

デジタルトリガ

ソース

PFI 0 (フロントパネルSMBコネクタ)

AUX 0 PFI <0..7> (フロントパネルMHDMR コネクタ)

PXI_Trig <0..6> (バックプレーンコネクタ)

時間分解能

8 ns

プログラム可能な機能的インタフェース

コネクタ

AUX 0 PFI <0..7> (フロントパネルMHDMR コネクタ)

PFI 0 (フロントパネルSMBコネクタ)

方向

双方向/チャンネル

方向制御レイテンシ

125 ns

入力の場合 (トリガ)

出力先

FPGAダイアグラム

開始トリガ (集録アーム)

基準 (停止) トリガ

アーム基準トリガ

アドバンストリガ

入力インピーダンス

49.9 kΩ

VIH

2 V (標準)

VIL

0.8 V (標準)

推奨入力レンジ

3.3 V

最大入力過負荷

0～3.3 V

許容限度5 V

最大周波数

50 MHz

最小パルス幅

10 ns

出力の場合 (イベント)

ソース

FPGAダイアグラム

開始準備完了

開始トリガ (集録アーム)

基準準備完了

基準 (停止) トリガ

レコード完了

アドバンス準備完了

アドバンストリガ

終了 (集録完了)

プローブ補正[20]

出力インピーダンス

50 Ω

論理タイプ

3.3 V CMOS

最大駆動電流

12 mA

最大周波数

50 MHz

最小パルス幅

10 ns

AUX 0コネクタの仕様

コネクタ

MHDMR

電圧出力

3.3 V ±10%

+3.3 Vでの最大駆動電流 (特性)

200 mA

+3.3 Vでの出力インピーダンス

<1 Ω

波形仕様

オンボードメモリサイズ[21]

1.5 GB

最短レコード長

1サンプル

プレトリガサンプル数

0～ (レコード長 - 1)

ポストトリガサンプル数

0～レコード長

オンボードメモリの最大レコード数[22]

4,194,304 (1.5 GBの場合)

表 14. 各レコードに割り当てられるオンボードメモリの例 (1.5 GBオンボードメモリ)
チャンネル数 サンプルあたりのバイト数 チャンネルあたりの最大レコード数 レコード長 各レコードに割り当てられるオンボードメモリ
1 2 4,194,304 1 384
1 2 671,088 1,000 2,400
1 2 79,137 10,000 20,352
1 2 1 805,306,192 1,610,612,736
2 2 4,194,304 1 384
2 2 364,722 1,000 4,416
2 2 39,850 10,000 33,216
2 2 1 402,653,096 1,610,612,736

メモリのサニタイズ

メモリのサニタイズについては、ni.com/manualsから入手できる使用デバイス用の『Letter of Volatility』を参照してください。

FPGA

FPGAモデル

Xilinx Kintex-7 XC7K410T FPGA

Xilinx Kintex-7 XC7K410T FPGAリソース

スライスレジスタ

508,400

スライスルックアップテーブル (LUT)

254,200

DSP

1,540

18 KbブロックRAM

1,590

メモ これらのリソースの一部は、デバイスを動作させてソフトウェアと統合するために必要なロジックによって使用されているため、ユーザからは制御できないことに注意してください。

キャリブレーション

外部キャリブレーション

外部キャリブレーションには、次の利点があります。

  • セルフキャリブレーション実行時に使用されるオンボード基準のゲインおよびオフセット誤差を補正します。
  • タイムベース確度を検証します。
  • 1 MΩレンジを補正します。
  • すべてのレンジの周波数応答を補正します。

すべてのキャリブレーション定数は、不揮発性メモリに保管されます。

セルフキャリブレーション

セルフキャリブレーションはソフトウェアコマンドで実行可能です。 キャリブレーションは、以下の側面を補正します。

  • ゲイン
  • オフセット
  • インタリーブスプリアス
  • モジュール間同期エラー

セルフキャリブレーションを行うタイミングについては、『NI高速デジタイザヘルプ』を参照してください。

キャリブレーション仕様

外部キャリブレーション間隔

2年

ウォームアップ時間[23]

15分

ソフトウェア

ドライバソフトウェア

このデバイスは、NI-SCOPE16.1およびNI LabVIEW Instrument Design Libraries for Reconfigurable Oscilloscopes16.1で初めてサポートされました。NI LabVIEW Instrument Design Libraries for Reconfigurable OscilloscopesはIVI準拠ドライバであり、デバイスを構成、制御、および校正することができます。NI-SCOPEは、さまざまな開発環境のアプリケーションインタフェースを提供します。

アプリケーションソフトウェア

NI-SCOPEには、以下のアプリケーション開発環境用のプログラミングインタフェース、ドキュメント、サンプルが含まれています。

  • LabVIEW
  • LabWindows™/CVI™
  • Measurement Studio
  • Microsoft Visual C/C++
  • .NET (C#およびVB.NET)

対話式ソフトフロントパネルおよび構成

64ビットシステムにNI-SCOPEをインストールすると、InstrumentStudioを使用してPXIe-5164の測定値を監視、制御、記録することができます。

InstrumentStudioはソフトウェアベースのフロントパネルアプリケーションで、1つのプログラムから複数の異なるタイプのデバイスを操作して対話的に測定を行うことができます。

メモ InstrumentStudioは、64ビットOSでのみサポートされています。32ビットシステムを使用している場合は、InstrumentStudioの代わりにNI-SCOPE専用のソフトフロントパネルを使用してください。

InstrumentStudioを介してのPXIe-5164の対話的制御はNI-SCOPE18.1から、またNI-SCOPE SFPを介しての対話的制御はNI-SCOPE16.1から行えるようになりました。InstrumentStudioとNI-SCOPE SFPはNI-SCOPEメディアに含まれています。

また、NI Measurement & Automation Explorer (MAX) でも、PXIe-5164を対話的に構成およびテストできます。MAXは、NI-SCOPEおよび再構成可能オシロスコープ用NI LabVIEW計測器設計ライブラリのメディアに含まれています。

同期

PXIe-5164のチャンネル間のチャネル間スキュー
チャンネル間スキュー (帯域幅全域)

50 Ω

<100 ps

1 MΩ

<150 ps

NI-TClk APIを使用した同期 [24]

NI-TClkは、1台または複数のPXIシャーシ間で、サポートされている複数のPXIモジュールをシステム同期させるAPIです。PXIe-5164とNI-SCOPEで使用可能です。

NI-TClkは、共有リファレンスクロックとトリガを使用してPXIモジュールのサンプルクロックを一致させ、トリガの送信と受信を同期させます。これらの信号は、PXIモジュール間の接続に外部ケーブルを使用せずに、同一PXIシャーシのバックプレーンを経由して送受信されます。

PXIe-5164モジュール間のモジュール間スキュー (NI-TClkを使用) [25]
手動調整なしのNI-TClk同期 [26]

ピークツーピークのスキュー [27]

300 ps

手動調整によるNI-TClk同期 [26]

手動調整後のスキュー

≤10 ps

サンプルクロック遅延/調整分解能

3.5 ps

バスインタフェース

フォームファクタ

PXI Express（x8 Gen 2）

スロット互換性

PXI Expressまたはハイブリッド

DMAチャンネル

32

所要電力

+3.3 V DC

6.5 W

+12 V DC

18.5 W

合計電力[28]

25 W

最大合計許容電力[29]

38.25 W

物理特性

外形寸法

3U、1スロット、PXI Express Gen 2 x8モジュール

21.26 cm × 12.88 cm × 2.0 cm

(8.37 in × 5.07 in × 0.787 in)

重量

460 g (16.2 oz)

環境特性

温度

動作時

0℃～50℃

ストレージ

-40℃～71℃

湿度

動作時

10%～90% (結露なきこと)

ストレージ

5%～95% (結露なきこと)

汚染度

2

最大使用高度

4,600 m (570 mbar) (周囲温度25℃時)

耐衝撃/振動

動作時振動

5 Hz～500 Hz、0.3 g RMS

非動作時振動

5 Hz～500 Hz、2.4 g RMS

動作時衝撃

30 g、半正弦波、11 msパルス

1 2.5 Vpk-pk～100 Vpk-pkの入力レンジでは、2つのオフセット範囲が可能です。分解能と確度が最大になるオフセット範囲が、ドライバソフトウェアにより自動的に選択されます。

2 500 kHz超の場合は5 MHzになるまで20 dB/decで低下し、それ以降は10 dB/decで低下します。

3 セルフキャリブレーション温度の±5℃以内です。

4 データを8.5 ms平均化した後に適用されます

5 オンボード温度がセルフキャリブレーション時の温度から±5℃以上、変動した場合の誤差計算に使用されます。

6 50 kHzに正規化されています。

7 50 Ωソースおよび50 Ωフィードスルー終端を使用して検証してあります。

8 NI-SCOPEでのみ使用可能です。

9 50 Ωソースを使用して検証してあります。

10 50% FS入力パルスです。

11 -1 dB FS入力信号をFSに補正してあります。 1 kHz分解能帯域幅です。

12 -1 dB FS入力信号をFSに補正してあります。第2高調波から第5高調波までが含まれています。

13 50 Ω終端をBNC入力に直接接続した状態で検証してあります。

14 1.0 GS/s未満のすべてのレートで、1.0 GS/sからのnデシメーションが使用されます。サンプルクロックおよびデシメーションの詳細については、『NI 高速デジタイザヘルプ』を参照してください。

15 100 Hz～10 MHzを積分したものです。変換器のアパーチャ不確定性およびクロック回路のジッタの影響を含みます。トリガジッタは除きます。

16 PLL基準クロックには±25 ppmの確度が必要です。

17 NI-SCOPEが必要です。

18 アナログトリガ。入力周波数が250 MHz未満の場合。

19 アナログトリガが発生するためには、データが、対応する各トリガしきい値を少なくとも最小時間超える必要があります。

20 1 kHz、50%デューティサイクル方形波、SMB PFI 0のみです。

21 オンボードメモリは、すべての有効なチャンネル間で共有されます。

22 データ収集中にレコードをフェッチすると、これらの数を超える場合があります。詳細については、『NI 高速デジタイザヘルプ』を参照してください。

23 ウォームアップは、シャーシおよびコントローラまたはPCに電源が投入され、デバイスがホストにより認識され、計測器設計ライブラリまたはNI-SCOPEを使用して構成された後に開始されます。付属のサンプルプロジェクトを実行するか、MAXを使用してセルフキャリブレーションを実行すると、デバイスが構成され、ウォームアップが開始されます。指定されたウォームアップ時間の経過後にセルフキャリブレーションを実行することを推奨します。一部のRIOアプリケーションでは、モジュールの消費電力が、モジュールのデフォルトイメージよりも大幅に大きくなる場合があります。このような場合、ウォームアップ時間の開始前にイメージをロードして、デバイスを構成することで、パフォーマンスを向上させることができます。

24 NI-TClkは、NI-SCOPEと一緒にインストールされます。

25 異なるモジュールであっても、NI-TClkを使用して同期することができますが、次の仕様値は同一のモジュールを使用した場合にのみ適用されます。仕様は、次の条件下で有効です。

  • すべてのモジュールが同じPXI Expressシャーシに装着されている
  • 各モジュールのサンプルクロックがNI-TClkを使用して同期されている。
  • すべてのパラメータが各モジュールで同じ値に設定されている。
  • セルフキャリブレーションが完了している。
  • 周囲温度がセルフキャリブレーション実行時の±1℃以内である。
マルチシャーシシステムなど、その他の構成については、ナショナルインスツルメンツの技術サポート (ni.com/support) までお問い合わせください。

26 手動調整とは、計測器ドライバを使用してトリガクロック (TClk) 信号を調整することにより、同期ジッタとスキューを最小限に抑えるプロセスです。

27 クロックおよびアナログパスでの遅延の差によるものです。試験には、最大スロット間スキューが100 psのPXIe-1082シャーシを使用しています。

28 合計消費電力は、使用するFPGAイメージおよびドライバソフトウェアにより異なります。この仕様値は、NI-SCOPEを使用した場合の最大消費電力または計測器設計ライブラリ (IDL) を使用した場合の標準値を表します。

29 カスタムLabVIEW FPGAイメージを使用する場合の最大許容電力。